一种基于双栅晶体管的像素电路及其驱动方法技术

本申请公开了一种基于双栅晶体管的像素电路及其驱动方法，在一实施例中，所述像素电路包括发光器件OLED、驱动晶体管T1、开关晶体管T2～T5、电容C1和C2，其中所述驱动晶体管T1为双栅晶体管，用于驱动发光器件OLED发光。本申请将像素电路中的驱动晶体管用双栅晶体管代替传统技术中用于实现驱动晶体管的单栅晶体管，并将双栅晶体管的底栅作为主栅使用，从而使用顶栅源的电压来调节驱动晶体管的阈值电压，由于双栅a‑IGZO TFT的稳定性高于单栅器件，其在实现阈值提取和补偿的同时可以达到更好的显示均匀度。

【技术实现步骤摘要】

本申请涉及显示器
，尤其涉及一种基于双栅晶体管的像素电路及其驱动方法。
技术介绍
有源矩阵驱动有机发光二极管(ActiveMatrixOrganicLight-EmittingDiode，OLED)因具有高亮度、高发光效率、宽视角和低功耗等优点，近年来被人们广泛研究，并被迅速应用到新一代的显示系统当中。传统的AMOLED像素单元是两个薄膜场效应晶体管(ThinFilmTransistor，TFT)和一个存储电容的结构，如图1所示，其中T1管为驱动晶体管、T2为开关晶体管、CS为存储电容和OLED为发光器件。开关晶体管T2响应来自扫描控制信号线上的信号，采样来自数据线的信号，存储电容CS在开关晶体管T2关断后保存所采样的电压，驱动晶体管T1根据存储电容CS所存储的电压信号为OLED提供电流，该电流决定了OLED的亮度。根据TFT的电压电流公式，驱动电流IDS可以表示为： I D S = 1 2 μ n C O X W L ( V G - V S - V T H ) 2 = 1 2 μ n C O X W L ( V G - V O L E D - V T H ) 2 ... ( 1 ) ]]>其中，IDS为驱动晶体管T1的漏源电流，μn为薄膜场效应晶体管的有效迁移率，Cox为薄膜场效应晶体管单位面积的栅氧化层电容，W和L分别为薄膜场效应晶体管的有效沟道宽度和有效沟道长度，VG为薄膜场效应晶体管的栅极电压，VOLED为OLED两端的电压，与OLED的阈值电压相关，VTH为TFT的阈值电压。虽然图1所示像素电路的结构简单，但随着时间的推移，其中的元件会老化，尤其是驱动晶体管T1和有机发光二极管OLED会老化，导致驱动晶体管T1和OLED的阈值电压都会产生漂移，且像素矩阵中各处像素单元的驱动晶体管T1和OLED的阈值电压漂移情况也是不一样的；另外，因薄膜场效应晶体管采用多晶硅材料制成，从而会导致像素矩阵中各个像素单元的驱动晶体管T1的阈值电压VTH具有不均匀的特性；以上两种情况，根据公式(1)可知，驱动电流IDS这时都会发生改变，这样就会造成像素矩阵显示的不均匀性。针对驱动晶体管和OLED的阈值电压漂移和不均匀带来的像素矩阵显示不均匀的问题，目前提出了两类基于像素内补偿的方法：电流编程方案和电压编程方案。电流编程方案虽然补偿精度比较高，但建立时间长，特别是在小电流大寄生电容的情况下；电压编程方案虽然驱动速度快，但补偿精度不理想，电流误差随着阈值电压变化量的增大而增大。因此，希望TFT的稳定较好。
技术实现思路
本申请提供一种基于双栅晶体管的像素电路及其驱动方法。根据本申请的第一方面，本申请提供一种基于双栅晶体管的像素电路，包括：发光器件OLED，所述发光器件OLED的阳极连接于一内部节点B，发光器件OLED的阴极连接于一低电平线VSS；驱动晶体管T1，所述驱动晶体管T1为双栅晶体管，用于驱动所述发光器件OLED发光；所述驱动晶体管T1的底栅极连接于一内部节点A，驱动晶体管T1的顶栅极连接于一内部节点C，驱动晶体管T1的源极连接于所述内部节点B；开关晶体管T2，所述开关晶体管T2的栅极连接于阈值提取控制线VCOM，所述开关晶体管T2的漏极连接于驱动晶体管T1的漏极，开关晶体管T2的源极连接于所述内部节点C；开关晶体管T3，所述开关晶体管T3的栅极连接于扫描控制线VSCAN，开关晶体管T3的漏极连接于数据显示线VDATA，开关晶体管T3的源极连接于所述内部节点A；开关晶体管T4，所述开关晶体管T4的栅极连接于所述扫描控制线VSCAN，开关晶体管T4的漏极连接于一固定电平线VER，开关晶体管T4的源极连接于所述内部节点B；开关晶体管T5，所述开关晶体管T5的栅极连接于发光控制线VEM，开关晶体管T5的漏极连接于高电平线VDD，开关晶体管T5的源极连接于驱动晶体管T1的漏极；电容C1，其连接于所述内部节点A和B之间；电容C2，其连接于所述内部节点B和C之间。根据本申请的第二方面，本申请提供一种基于双栅晶体管的像素电路，包括：发光器件OLED，所述发光器件OLED的阳极连接于一内部节点B，发光器件OLED的阴极连接于一低电平线VSS；驱动晶体管T1，所述驱动晶体管T1为双栅晶体管，用于驱动所述发光器件OLED发光；所述驱动晶体管T1的底栅极连接于一内部节点A，驱动晶体管T1的顶栅极连接于一内部节点C，驱动晶体管T1的源极连接于所述内部节点B；开关晶体管T2，所述开关晶体管T2的栅极连接于阈值提取控制线VCOM，所述开关晶体管T2的漏极连接于驱动晶体管T1的漏极，开关晶体管T2的源极连接于所述内部节点C；开关晶体管T3，所述开关晶体管T3的栅极连接于扫描控制线VSCAN，开关晶体管T3的漏极连接于数据显示线VDATA，开关晶体管T3的源极连接于所述内部节点A；开关晶体管T4，所述开关晶体管T4的栅极连接于第二扫本文档来自技高网...

【技术保护点】
一种基于双栅晶体管的像素电路，其特征在于，包括：发光器件OLED，所述发光器件OLED的阳极连接于一内部节点B，发光器件OLED的阴极连接于一低电平线VSS；驱动晶体管T1，所述驱动晶体管T1为双栅晶体管，用于驱动所述发光器件OLED发光；所述驱动晶体管T1的底栅极连接于一内部节点A，驱动晶体管T1的顶栅极连接于一内部节点C，驱动晶体管T1的源极连接于所述内部节点B；开关晶体管T2，所述开关晶体管T2的栅极连接于阈值提取控制线VCOM，所述开关晶体管T2的漏极连接于驱动晶体管T1的漏极，开关晶体管T2的源极连接于所述内部节点C；开关晶体管T3，所述开关晶体管T3的栅极连接于扫描控制线VSCAN，开关晶体管T3的漏极连接于数据显示线VDATA，开关晶体管T3的源极连接于所述内部节点A；开关晶体管T4，所述开关晶体管T4的栅极连接于所述扫描控制线VSCAN，开关晶体管T4的漏极连接于一固定电平线VER，开关晶体管T4的源极连接于所述内部节点B；开关晶体管T5，所述开关晶体管T5的栅极连接于发光控制线VEM，开关晶体管T5的漏极连接于高电平线VDD，开关晶体管T5的源极连接于驱动晶体管T1的漏极；电容C1，其连接于所述内部节点A和B之间；电容C2，其连接于所述内部节点B和C之间。...

【技术特征摘要】
1.一种基于双栅晶体管的像素电路，其特征在于，包括：
发光器件OLED，所述发光器件OLED的阳极连接于一内部节点B，发光
器件OLED的阴极连接于一低电平线VSS；
驱动晶体管T1，所述驱动晶体管T1为双栅晶体管，用于驱动所述发光器
件OLED发光；所述驱动晶体管T1的底栅极连接于一内部节点A，驱动晶体管
T1的顶栅极连接于一内部节点C，驱动晶体管T1的源极连接于所述内部节点B；
开关晶体管T2，所述开关晶体管T2的栅极连接于阈值提取控制线VCOM，
所述开关晶体管T2的漏极连接于驱动晶体管T1的漏极，开关晶体管T2的源极
连接于所述内部节点C；
开关晶体管T3，所述开关晶体管T3的栅极连接于扫描控制线VSCAN，开关
晶体管T3的漏极连接于数据显示线VDATA，开关晶体管T3的源极连接于所述内
部节点A；
开关晶体管T4，所述开关晶体管T4的栅极连接于所述扫描控制线VSCAN，
开关晶体管T4的漏极连接于一固定电平线VER，开关晶体管T4的源极连接于
所述内部节点B；
开关晶体管T5，所述开关晶体管T5的栅极连接于发光控制线VEM，开关
晶体管T5的漏极连接于高电平线VDD，开关晶体管T5的源极连接于驱动晶体
管T1的漏极；
电容C1，其连接于所述内部节点A和B之间；
电容C2，其连接于所述内部节点B和C之间。
2.如权利要求1所述的基于双栅晶体管的像素电路，其特征在于，所述
开关晶体管T2～T5都为单栅晶体管；或者，所述开关晶体管T2～T5中至少一个
开关晶体管为双栅晶体管，当其中某一开关晶体管为双栅晶体管时，此开关晶
体管的顶栅极与底栅极被连接在一起作为栅极使用。
3.如权利要求1或2所述的基于双栅晶体管的像素电路，其特征在于，
所述扫描控制线VSCAN、阈值提取控制线VCOM、发光控制线VEM、数据显示线
VDATA和固定电平线VER上的信号被配置如下：所述像素电路依次进入初始化阶
段、阈值电压提取阶段、数据写入阶段和发光阶段；在所述初始化阶段中，扫
描控制线VSCAN、阈值提取控制线VCOM和发光控制线VEM都为高电平；在所述
阈值电压提取阶段，扫描控制线VSCAN和阈值提取控制线VCOM为高电平，发光
控制线VEM为低电平；在所述数据写入阶段，扫描控制线VSCAN为高电平，阈
值提取控制线VCOM和发光控制线VEM都为低电平；在所述发光阶段，扫描控制

\t线VSCAN和阈值提取控制线VCOM为低电平，发光控制线VEM为高电平；其中，
固定电平线VER上为一恒定电压，其为零电平、负电平或者一小于所述发光器
件OLED的阈值电压的某一电平；所述数据显示线VDATA在初始化阶段和阈值
电压提取阶段均为一恒定的电压VREF，在数据写入阶段为一包含显示数据的电
压VDATA。
4.一种基于双栅晶体管的像素电路，其特征在于，包括：
发光器件OLED，所述发光器件OLED的阳极连接于一内部节点B，发光
器件OLED的阴极连接于一低电平线VSS；
驱动晶体管T1，所述驱动晶体管T1为双栅晶体管，用于驱动所述发光器
件OLED发光；所述驱动晶体管T1的底栅极连接于一内部节点A，驱动晶体管
T1的顶栅极连接于一内部节点C，驱动晶体管T1的源极连接于所述内部节点B；
开关晶体管T2，所述开关晶体管T2的栅极连接于阈值提取控制线VCOM，
所述开关晶体管T2的漏极连接于驱动晶体管T1的漏极，开关晶体管T2的源极
连接于所述内部节点C；
开关晶体管T3，所述开关晶体管T3的栅极连接于扫描控制线VSCAN，开关
晶体管T3的漏极连接于数据显示线VDATA，开关晶体管T3的源极连接于所述内
部节点A；
开关晶体管T4，所述开关晶体管T4的栅极连接于第二扫描控制线VRST，
开关晶体管T4的漏极连接于一固定电平线VER，开关晶体管T4的源极连接于
所述内部节点B；
开关晶体管T5，所述开关晶体管T5的栅极连接于发光控制线VEM，开关晶
体管T5的漏极连接于高电平线VDD，开关晶体管T5的源极连接于驱动晶体管
T1的漏极；
开关晶体管T6，所述开关晶体管T6的栅极连接于所述阈值提取控制线
VCOM，开关晶体管T6的漏极连接于一固定电平线VREF，开关晶体管T6的源极
连接于所述内部节点A；
电容C1，其连接于所述内部节点A和B之间；
电容C2，其连接于所述内部节点B和C之间。
5.如权利要求4所述的基于双栅晶体管的像素电路，其特征在于，所述
开关晶体管T2～T6都为单栅晶体管；或者，所述开关晶体管T2～T6中至少一个
开关晶体管为双栅晶体管，当其中某一开关晶体管为双栅晶体管时，此开关晶
体管的顶栅极与底栅极被连接在一起作为栅极使用。
6.如权利要求4或5所述的基于双栅晶体管的像素电路，其特征在于，

\t所述扫描控制线VSCAN、第二扫描控制线VRST、阈值提取控制线VCOM、发光控
制线VEM、数据显示线VDATA、固定电平线VER和固定电平线VREF上的信号被配
置如下：所述像素电路依次进入初始化阶段、阈值电压提取阶段、数据写入阶
段和发光阶段，在所述初始化阶段中，扫描控制线VSCAN为低电平，第二扫描控
制线VRST、阈值提取控制线VCOM和发光控制线VEM都为高电平；在所述阈值电
压提取阶段，扫描控制线VSCAN和发光控制线VEM为低电平，第二扫描控制线
VRST和阈值提取控制线VCOM为高电平；在所述数据写入阶段，扫描控制线VSCAN和第二扫描控制线VRST为高电平，阈值提取控制线VCOM和发光控制线VEM为
低电平；在所述发光阶段，扫描控制线VSCAN、第二扫描控制线VRST和阈值提
取控制线VCOM为低电平，发光控制线VEM为高电平；其中，固定电平线VER上
为一恒定电压，其为零电平、负电平或者一小于所述发光器件OLED的阈值电
压的某一电平；所述固定电平线VREF上为一恒定的电压VREF；所述数据显示线
VDATA在数据写入阶段为一包含显示数据的电压VDATA。
7.一种包括权利要求1至3中任一项所述的基于双栅晶体管的像素电路
的驱动方法，用于包括若干像素电路的像素矩阵，其特征在于，所述驱动方法
包括初始化步骤、阈值电压提取步骤、数据写入步骤和发光步骤，其中，在任
意一帧中，所有像素电路逐行被进行所述四个步骤；
所述初始化步骤：当轮到任意一行的像素电路时，此行像素电路的数据显
示线VDATA被置为一电压VREF；此行像素电路的扫描控制线VSCAN被置为高电平
以选通此行像素电路的开关晶体管T3和T4，此行像素电路的阈值提取控制线
VCOM被置为高电平以选通此行像素电路的开关晶体管T2，此行像素电路的发光
控制线VEM被置为高电平以选通此行像素电路的开关晶体管T5；其中开关晶体
管T3被选通，以将来自数据显示线VDATA的电压VREF发送给内部节点A；开关
晶体管T4被选通，以将来自固定电平线VER的恒定电压VER发送给内部节点B，
其中恒定电压VER为零电平、负电平或者一小于所述发光器件OLED的阈值电
压的某一电平，以保证发光器件OLED在初始化步骤和阈值电压提取步骤中不
发光；开关晶体管T2和T5被选通，以通过高电平线VDD将内部节点C的电位
拉高，其中，配置电压VDD、VREF和VER的值，以保证此时由内部节点C和B
的电压差决定出的驱动晶体管T1的阈值电压小于此时驱动晶体管T1的底栅源
之间的电压VREF-VER，以使驱动晶体管T1是处于导通状态；
所述阈值电压提取步骤：此行像素电路的数据显示线VDATA维持为所述电压
VREF，扫描控制线VSCAN和阈值提取控制线VCOM维持高电平，发光控制线VEM被置为低电平以关断开关晶体管T5，以使内部节点C通过晶体管T1和T4放电，

\t最终会使由内部节点C和B之间的电压差决定的此时的驱动晶体管T1的阈值
电压等于驱动晶体管T1的底栅源极之间的电压差VREF-VER，完成了阈值电压的
提取；
所述数据写入步骤：此行像素电路的扫描控制线VSCAN维持高电平，发光控
制线VEM维持低电平，阈值提取控制线VCOM被置为低电平以关断开关晶体管
T2，数据显示线VDATA被置为一包含显示数据的电压VDATA，其中所述电压VDATA通过导通的开关晶体管T3被发送给内部节点A，以完成数据的写入；
所述发光步骤：此行像素电路的扫描控制线VSCAN被置为低电平以关断开关
晶体管T3和T4；阈值提取控制线VCOM维持低电平；发光控制线VEM为被置为
高电平以选通开关晶体管T5，从而为驱动晶体管T1提供漏极电压，以最终驱
动发光器件OLED发光。
8.一种包括权利要求1至3中任一项所述的基于双栅晶体管的像素电路
的驱动方法，用于包括若干像素电路的像素矩阵，其特征在于，所述驱动方法
包括初始化步骤、阈值电压补偿步骤、准备发光步骤、数据写入发光步骤以及
黑矩阵步骤；
所述初始化步骤：所有像素电路的数据显示线VDATA被置为一电压VREF；
所有像素电路的扫描控制线VSCAN被置为高电平以选通各自的开关晶体管T3和
T4，所有像素电路的阈值提取控制线VCOM被置为高电平以选通各自的开关晶体
管T2，所有像素电路的发光控制线VEM被置为高电平以选通各自的开关晶体管
T5；其中开关晶体管T3被选通，以将来自数据显示线VDATA的电压VREF发送给
内部节点A；开关晶体管T4被选通，以将来自固定电平线VER的恒定电压VER发送给内部节点B，其中恒定电压VER为零电平、负电平或者一小于所述发光器
件OLED的阈值电压的某一电平，以保证发光器件OLED在初始化步骤和阈值
电压补偿步骤中不发光；开关晶体管T2和T5被选通，以通过高电平线VDD将
内部节点C的电位拉高，其中，配置电压VDD、VREF和VER的值，以保证此时
由内部节点C和B的电压...

【专利技术属性】
技术研发人员：张盛东，王翠翠，
申请(专利权)人：北京大学深圳研究生院，
类型：发明
国别省市：广东;44