【技术实现步骤摘要】
本专利技术涉及数字电路系统中不同接口总线、不同时钟域之间的转换电路及方法， 特别涉及一种基于现场可编程门阵列(FPGA)实现的高速并行接口与低速串行接口转换电 路及方法。
技术介绍
数字电路系统中不同接口总线、不同时钟域之间大量数据的可靠性传输，一直是 数字电路设计中的关键问题；为了实现不同接口总线、不同时钟域之间数据的可靠交换，避 免由于异步时钟带来的亚稳态问题，接口转换电路是必不可少的。目前市场上已有各种类 型的专用接口转换芯片，但是专用接口转换芯片不可重构，结构单一，灵活性较差。随着可 编程逻辑器件的快速发展，采用FPGA丰富的逻辑资源实现接口转换电路更简单快捷，并且 用户可以根据需求对其进行重新配置。
技术实现思路
本专利技术的目的在于，提供一种基于FPGA实现的高速接口与低速接口转换电路及 方法，其可解决高速并行接口与低速串行接口之间数据率和接口协议不匹配问题。为了解决这个问题，本专利技术提出了一种基于FPGA实现的高速接口与低速接口转 换电路，包括一高速并行接口模块，其根据总线的特征定义一组协议无关的控制信号，实现可 变长数据包传输和数据流控制；一高速写...
【技术保护点】
一种基于FPGA实现的高速接口与低速接口转换电路，包括：一高速并行接口模块，其根据总线的特征定义一组协议无关的控制信号，实现可变长数据包传输和数据流控制；一高速写控制模块，其第一输入端与高速并行接口模块的第一输出端连接；一高速读控制模块，其第一输出端与高速并行接口模块的第二输入端连接；一第一数据缓存FIFO读写模块，其第一输入端与高速写控制模块的的第一输出端连接，该第一数据缓存FIFO读写模块的第一输出端与高速写控制模块的第二输入端连接，该第一数据缓存FIFO读写模块的第二输入端与高速并行接口模块的第二输出端连接；一第二数据缓存FIFO读写模块，其第一输出端与高速并行接口模...
【技术特征摘要】
【专利技术属性】
技术研发人员：陈弘达，黄莉，张旭，
申请(专利权)人：中国科学院半导体研究所，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。