本发明专利技术公开了一种原位SiN帽层AlGaN/GaN异质结增强型器件及其制作方法，主要解决目前增强型高电子迁移率晶体管阈值电压均匀性及工艺重复性差的问题。其制作过程为：(1)在SiC或蓝宝石基片上生长本征GaN层，然后生长厚度为8~16nm、Al组分为25~35％的AlGaN势垒层；(2)在AlGaN势垒层表面生长原位SiN帽层，并进行栅槽刻蚀露出栅区域；(3)在露出栅区域的AlGaN势垒层表面淀积金属Ni和Al；(4)在800℃~860℃下采用快速热退火炉进行氧气环境的高温热处理，形成NiO和Al2O3层；(5)在原位SiN帽层上进行有源区台面隔离，完成源、漏欧姆接触电极，并在Al2O3层上制作栅电极。本发明专利技术具有器件阈值电压高，栅泄漏电流小，工艺重复性和可控性高的优点，可用于高工作电压增强型AlGaN/GaN异质结高压开关，以及GaN基组合逻辑电路的基本单元。
【技术实现步骤摘要】
本专利技术属于微电子
，涉及半导体器件制作，具体的说是一种原位SN帽层AlGaN/GaN异质结增强型器件及制作方法，可用于制作增强型的高电子迁移率晶体管。
技术介绍
近年来以SiC和GaN为代表的第三带宽禁带隙半导体以其禁带宽度大、击穿电场高、热导率高、饱和电子速度大和异质结界面二维电子气浓度高等特性，使其受到广泛关注。在理论上，利用这些材料制作的高电子迁移率晶体管HEMT、发光二极管LED、激光二极管LD等器件比现有器件具有明显的优越特性，因此近些年来国内外研究者对其进行了广泛而深入的研究，并取得了令人瞩目的研究成果。AlGaN/GaN异质结高电子迁移率晶体管HEMT在高温器件及大功率微波器件方面·已显示出了得天独厚的优势，追求器件高频率、高压、高功率吸引了众多的研究。近年来，由于高压开关和高速电路的驱动，GaN增强型器件成为关注的又一研究热点。由于AlGaN/GaN异质结生长完成后，异质结界面就存在大量二维电子气2DEG，当材料制作成器件加负栅压后才能将2DEG耗尽而使沟道夹断，即常规AlGaN/GaNHEMT为耗尽型器件。但在数字电路、高压开关等领域应用时需要增强型器件，确保只加正栅压才有工作电流，所以对增强型高电子迁移率晶体管的需求越来越紧迫。随着对AlGaN/GaN异质结研究逐渐深入，目前主要有如下几种制作基于AlGaN/GaN异质结的增强型器件的方法。I.采用刻蚀掉AlGaN/GaN异质结的一部分AlGaN势垒层制作槽栅结构，利用肖特基结对2DEG的耗尽作用来实现增强型器件。参见Lanford W B, Tanaka T，Otoki Y, et al, Recessed—gate enhancement-mode GaN HEMT with high thresholdvoltage, Electronics Letters, 2005, 41 (7) : 449 450。该方法刻蚀掉 AlGaN/GaN 异质结的一部分AlGaN势垒层制作槽栅结构，利用肖特基结对2DEG的耗尽作用来实现增强型器件。该方法已经实现了阈值电压为O. 47V的增强型器件。但该方法在刻蚀完成槽栅后，栅下方沟道中还存在少量二维电子气，需要靠肖特基的势垒来耗尽这些二维电子气。通常肖特基势垒高度仅IeV左右，所以制作出的器件阈值电压通常小于O. 5V，而且当槽栅刻蚀较深时肖特基势垒才能完全耗尽栅下方剩余的二维电子气，而较深的槽栅刻蚀有可能对沟道的载流子迁移率造成损伤。所以该种增强型器件结构很难进一步提高正向的阈值电压，而且器件饱和电流较小，阈值电压受刻蚀深度影响很大。2.采用对栅下方区域材料注入F离子的方法形成AlGaN/GaN异质结增强型HEMT0 参见 Wang Ruonan, Cai Yong, Tang Wilson, et al, Planar Integration of E/D-ModeAlGaN/GaN HEMTs Using Fluoride-Based Plasma Treatment, IEEE ElectronDeviceLetters, 2006, 27 (8) :633 635。该方法在异质结材料栅下方进行F离子注入，利用产生的表面负电荷对二维电子气进行耗尽，来制作增强型器件。该种方法制作增强型器件容易在离子注入的过程造成注入损伤，而且该方法形成的耗尽型是依靠电荷感应，该耗尽效应的稳定性问题还有待验证。王冲等人报道的结果证明，在高温退火的条件下，F注入增强型器件的阈值电压有负方向漂移的可能，参见王冲，全思，马晓华等，增强型AlGaN/GaN高电子迁移率晶体管高温退火研究，2010，59 (10) : 7333 7337。3.采用薄AlGaN势垒层结构制作AlGaN/GaN异质结增强型HEMT。参见 Guowang Li, Tom Zimmermann, Yu Cao, Thresho Id Vo ltage Control inAl0 72Ga0 28N/AlN/GaN HEMTs by Work-Function Engineering, IEEE Electron DeviceLetters, 2010, 31 (9) :954 956。该方法采用8nm厚度以下的薄AlGaN势垒层，使得栅肖特基势垒较容易对沟道二维电子气产生耗尽作用。但采用薄AlGaN势垒层使得整个源漏之间的二维电子气密度下降，栅源和栅漏串联电阻增大，影响器件特性。而且该方案仅采用薄势垒层，并不采用槽栅或者F注入进行栅区域处理，所以制作出的器件阈值电压较低。
技术实现思路
本专利技术的目的在于针对以上增强型器件的不足，提供一种原位SiN帽 层AlGaN/GaN异质结增强型器件及其制作方法，以提高增强型高电子迁移率晶体管阈值电压的均匀性，增强工艺的可控性和重复性，满足GaN基电子器件在高压开关、数字电路领域的应用要求。本专利技术是这样实现的本专利技术的技术思路是使用生长带有原位SiN帽层的AlGaN/GaN异质结材料，对AlGaN/GaN异质结材料表面栅区域采用热氧化的方法制作NiO层和Al2O3层。在栅区域热氧化工艺中，栅区域的材料表层先依次淀积纳米级的Ni和Al覆盖层，金属Ni层在栅区域热氧化过程中能形成NiO层，而呈现P型半导体的特性，对栅下方的二维电子气产生耗尽作用，有利于栅下方在未加偏压时形成关态，而栅区域以外其余部分的沟道始终保持良好导电性。金属Al在栅区域热氧化过程中能形成Al2O3层，该层呈现绝缘介质的特性，能有效降低栅泄漏电流。原位SiN帽层在热氧化过程中保护栅区域以外的材料表面不会在热氧化过程中被氧化。同时原位SiN帽层在MOCVD的材料生长过程中淀积完成，该帽层和AlGaN材料表面不存在界面问题和热稳定性问题。依据上述技术思路，本专利技术的原位SiN帽层AlGaN/GaN异质结增强型器件，包括蓝宝石或SiC衬底、本征GaN层、AlGaN势鱼层、介质层和电极,介质层位于AlGaN势鱼层之上，栅电极位于介质层之上，介质层两边的AlGaN势垒层上为原位SiN帽层，源电极和漏电极分别位于原位SiN帽层两侧的AlGaN势垒层上，其特征在于所述介质层，是通过在原位SiN帽层之间的AlGaN势垒层上依次淀积金属Ni和金属Al，再在氧气环境下高温氧化而形成的NiO层和Al2O3层，以增加对η型沟道二维电子气的耗尽作用。作为优选，上述的AlGaN/GaN异质结增强型高电子迁移率晶体管，其特征在于AlGaN势垒层厚度为8 16nm，其Al组分为25 35%。作为优选，上述原位SiN帽层AlGaN/GaN异质结增强型高电子迁移率晶体管，其特征在于NiO层的厚度hi为2飞nm，Al2O3层的厚度h2为2飞nm，总的介质层厚度为h =hl+h2=8nm0依据上述技术思路，本专利技术的AlGaN/GaN异质结增强型高电子迁移率晶体管的制作方法，包括如下步骤(I)在蓝宝石或SiC基片上，利用MOCVD工艺，生长GaN缓冲层；(2)在GaN缓冲层上，利用MOCVD工艺，生长本征GaN层；(3)在本征GaN层上利用MOCVD工艺，生长厚度为8 16nm，Al组分为25 35%的AlGaN势垒层；(4)采用MOCVD工艺，在AlGaN势垒层本文档来自技高网...
【技术保护点】
一种原位SiN帽层AlGaN/GaN异质结增强型器件，包括蓝宝石或SiC衬底、本征GaN层、AlGaN势垒层、介质层和电极，介质层位于AlGaN势垒层之上，栅电极位于介质层之上，介质层两边的AlGaN势垒层上为原位SiN帽层，源电极和漏电极分别位于原位SiN帽层两侧的AlGaN势垒层上，其特征在于：所述介质层，是通过在原位SiN帽层之间的AlGaN势垒层上依次淀积金属Ni和金属Al，再在氧气环境下高温氧化而形成的NiO层和Al2O3层，以增加对n型沟道二维电子气的耗尽作用。
【技术特征摘要】
【专利技术属性】
技术研发人员：王冲，何云龙，郝跃，郑雪峰，马晓华，张进城，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。