即时无缝备援系统技术方案

本实用新型专利技术是一种备援系统，包含二个以上主机并随机选择一个主机为正常运行状态。该备援系统中的其他主机为待命状态，且正常运作的主机可通过汇流排控制其他主机以及与其他主机连接的周边硬件。本实用新型专利技术具有备援系统仅运行其中一个主机，且能够任意增减备援系统中主机数量的优点。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术是关于一种备援系统。更详细地说，是关于一种包含两个以上的主机并随机选择一个主机为正常运作状态的即时无缝备援系统。
技术介绍
任何系统运作时，都会存在硬件失效的风险，当硬件失效时，原本正在系统内运作的指令与操作，将会无法顺利运作，而影响系统功效。因此，为降低硬件失效风险，一般作法是利用并联备援硬件的架构，从而在硬件失效时，使备援硬件继续执行操作。常见的备援系统架构，包含多个主机，通常状态下，所有主机同时运作所有的指令与操作。在各主机间，具有一个判断机制，当这些主机产生的运作结果相异时，该判断机制判断哪一个为正确结果，然后赋予产生正确结果的主机继续保有执行运作的控制权。即发生错误的主机将被判断为失效，且其控制权将被停止。此外上述备援系统，不外乎是硬件容错系统搭配上软件容错系统，且该判断机制要用来连接所有的主机，通常会十分复杂，才能构成一个极佳的容错系统。此类备援系统通常被应用在需要极高的安全性以及机密性的领域，例如卫星，导弹发射系统，潜艇，飞机，航天飞机等等，其成本相当昂贵，而无法被应用于一般的生产设备或控制仪器上。另一种常见的备援系统，包含两个主机，且两个主机运行相同的所有指令与操作，为便于说明，将其中一个主机命名为主要主机，另外一个主机命名为备援主机。通常状态下，主要主机与备援主机同时运作所有的指令与操作。在主要主机与备援主机之间，具有一个判断机制，例如两个主机都连接到一个判断模块，与上述备援系统的运作方式的不同之处，在于该判断机制使主要主机具有优先控制权；当主要主机发生错误时，该判断机制赋予备援主机优先控制权。即具有优先控制权的主机失效时，判断机制将优先控制权转移到另一主机。上述备援系统至少需要两个主机同时运行，故常见的备援系统至少需要消耗两个主机的硬件资源。且当移除其中一个主机时，备援系统将无法工作，连带使得另一主机也无法工作。因此无法任意增减备援系统中的硬件。这是由于常见的判断机制以及容错系统是针对整个系统来设计，所以具有不可分割性。由上述描述可知，现今依然缺少一个可以任意增减硬件，且仍然能保持系统运作的备援系统，来提供给一般生产设备或控制仪器。因此，如何提供具有上述优点的备援系统仍为目前业界亟待克服的技术问题。
技术实现思路
本技术的目的是提供一种即时无缝备援系统，包含两个以上的主机并随机选择一个主机为正常运作状态。该即时无缝备援系统中的其他主机为待命状态，且该正常运作的主机可通过汇流排控制其他主机以及与其他主机连接的周边硬件。一种即时无缝备援系统，其特征在于，包含二个以上的主机，所述主机通过至少一个汇流排互相连接；每个主机包含一个系统错误逻辑模块，连接至其他主机的系统错误逻辑模块，用以该备援系统启动后随机选择一个主机为正常运作状态，判断该主机的工作状态并根据判断结果决定是否转移该主机的控制权；一个记忆体，用来储存该主机的运作资料；以及一个控制模块，用来控制该主机的运作；其中，所述处于正常运作状态的主机通过所述汇流排控制其他主机以及与其他主机连接的周边硬件。所述系统错误逻辑模块具有至少一个错误逻辑来源，用以判断所述主机的工作状态。所述错误逻辑来源包含主机内部错误来源以及主机外部错误来源。所述错误逻辑来源包含无效控制码、看守码、系统重设、软件控制信号、手动切换信号以及系统运作信号。所述不同主机的系统错误逻辑模块间以闩锁逻辑方式互相连接。所述汇流排是全局汇流排或者标准汇流排。所述主机为是一个电脑系统、一个电脑主机、一个包含多个晶片的电路板或者一个系统的晶片模块。 所述汇流排是三态汇流排。所述记忆体包含一个双埠记忆模块。所述记忆体包含一个单埠记忆模块以及一个仲裁模块，用以仲裁该单埠记忆模块的存取优先权。所述主机通过区域汇流排与周边硬件连接。所述处于正常运作状态的主机的控制模块，利用中央处理模式及/或直接内存存取模式，通过汇流排控制其他主机以及与其他主机连接的周边硬件。本技术具有即时无缝备援系统仅运行主机的其中一个，且能够任意增减备援系统中主机数量的优点。附图说明此处所说明的附图用来提供对本技术的进一步理解，构成本申请的一部分，并不构成对本技术的限定。在附图中图I为即时无缝备援系统的第一实施例结构图；图2为第一实施例中两个系统错误逻辑模块的连接示意图；图3为第一实施例中记忆模块的示意图；图4为即时无缝备援系统的第二实施例结构图；图5为即时无缝备援系统的第三实施例结构图。11...第一主机12...第二主机13...汇流排14..区域汇流排15..标准汇流排111..系统错误逻辑模块112..记忆模块113..CPU114..周边界面115..周边硬件121..系统错误逻辑模块122..记忆模块123..CPU311..仲裁模块312..单埠记忆模块41..系统错误逻辑模块42..系统错误逻辑模块43..系统错误逻辑模块44..系统错误逻辑模块45..系统错误逻辑模块401..或闸51..系统错误逻辑模块52..系统错误逻辑模块53..系统错误逻辑模块54..系统错误逻辑模块55..系统错误逻辑模块具体实施方式为使本技术的目的、技术方案和优点更加清楚明白，下面结合实施方式和附图，对本技术做进一步详细说明。在此，本技术的示意性实施方式及其说明用于解释本技术，但并不作为对本技术的限定。图I显示了即时无缝备援系统的第一实施例，是包含两个可以互相沟通的主机(host)所构成的一个备援系统。当其中一个主机发生异常时，另一主机可以取代该异常主机原来的运作，以确保系统正常运作。在本技术中，主机是能执行指令，且能与其他主机相互沟通的电子硬件。因此，可以是一个电脑系统、一个电脑主机、一个包含多个晶片的电路板或者仅为一个系统的晶片模块。在第一个实施例中，该备援系统包含第一主机11和第二主机12,任何一个时刻,仅有其中一个主机处于运作状态，另一主机则处于待命状态。该第一主机11包含一个系统错误逻辑模块111、一个记忆体(例如记忆模块112)及一个控制模块(例如CPU 113)。而该第二主机12包含一个系统错误逻辑模块121、一个记忆体(例如记忆模块122)及一个控制模块(例如CPU 123)。本实施例显示了通过中央处理模式执行指令的主机，在其他情况下，备援系统也可以包含直接内存存取器(direct memory access, DMA)的主机,通过直接内存存取模式来执行指令。系统错误逻辑模块111与系统错误逻辑模块121通过汇流排13互相连接，汇流排13主要提供硬件间的连接。因此，该汇流排13可以是全局汇流排(global bus)或者标准汇流排(standard bus)或者其他系统定义可互相连接传递数据的汇流排。一般而言全局汇流排可为PCI、ISA、UART, parallel port格式或任何汇流排格式，而标准汇流排则可为PCI、ISA格式或其他标准汇流排格式。记忆模块112、122用来储存主机的运作资料。该记忆模块112、122可以是内部记忆体，例如RAM或者其他可以储存资料的记忆模块，也可以是外部记忆体。在本实施例中，记忆模块112是一个内部记忆体，而记忆模块122是一个外部记忆体。CPU 113,123则用来控制各自主机的运作，例如在本实施例中CPU本文档来自技高网...

【技术保护点】
一种即时无缝备援系统，其特征在于，包含：二个以上的主机，所述主机通过至少一个汇流排互相连接；每个主机包含：一个系统错误逻辑模块，连接至其他主机的系统错误逻辑模块，用以该备援系统启动后随机选择一个主机为正常运作状态，判断该主机的工作状态并根据判断结果决定是否转移该主机的控制权；一个记忆体，用来储存该主机的运作资料；以及一个控制模块，用来控制该主机的运作；其中，所述处于正常运作状态的主机通过所述汇流排控制其他主机以及与其他主机连接的周边硬件。

【技术特征摘要】

【专利技术属性】
技术研发人员：杨美饶，邱伟宏，
申请(专利权)人：海南芯力高新技术有限公司，
类型：实用新型
国别省市：