总线系统技术方案

本实用新型专利技术提供一种总线系统，主要包括内建于处理器的传输接口及传输控制模块，以由所述传输接口接收所述传输控制模块的指令信号，而进行相应的数据传输动作，因而无需处理器的干预，即可以实现数据在所述处理器的储存单元与周边装置的HPI接口之间进行快速传输，且可避免处理器资源浪费及产品成本的增加。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及ー种总线架构，更详而言之，涉及ー种应用于例如中央处理单元(central processing unit, CPU)等处理器中，且整合有 HPI (host port interface)储存接ロ及DMA (direct memory access)控制器的总线系统。
技术介绍
现今对高效数据处理装置的需求与日俱增，而各种数据处理装置上最不能或缺的是处理单元(processing unit),例如个人计算机上的中央处理单元(centralprocessing unit ;CPU),其用于个人计算机获取指令、译码及执行指令的功能,并透过数据传输路径如总线(bus)等其它资源处传递及接收数据的功能。目前，计算机系统所使用的总线为ー组建立在许多计算机组件与组件之间的电子电路(electrical circuits),用来在计算机系统的组件之间传送数据,实际上可以将总线理解成一条使用者可共享的高速公路(shared highway),连接着计算机系统的不同部分，例如中央处理单元、内存、或输入/输出端ロ等。总线不仅电性连接不同的组件或装置，而且还具有传送信息的功能，且总线由中央处理单元管理。沿着一条总线，同时能传送的数据量是由变动的进制位的电子信息数目的连接量来決定。在一台PC中，一般都有以下四种总线处理器总线(processor bus)、内存总线(memory bus)、地址总线(address bus)及输入输出总线(I/Obus)。因此，如何通过这些总线实现高效数据传输是数据传输领域中急需解决的难题。如图1所示，为现有技术中计算机系统的处理器(processor)与具有主机端ロ接ロ(host port interface, HPI)的周边装置(peripheral device)之间进行数据传输的基本架构示意图。该计算机系统的处理器10系具有ー输入/输出接ロ(input/outputinterface) 100 和内存接ロ(memoryinterface) 102 ;该周边装置 12 具有 HPI 接ロ 120，以供内存104通过内存接ロ 102和该输入/输出接ロ 100与该周边装置12的HPI接ロ 120之间进行数据传输。其中，内存104可设置于处理器10的内部，也可设置于处理器10的外部，内存104可为SRAM、DRAM、DDRAM、DDR II RAM或Flash memory等具有记忆功能的内存装置。在进行数据传输吋，该处理器10发出指令信号，命令该输入/输出接ロ 100和内存接ロ 102均处于致能状态(enable state)，使得内存104与该HPI接ロ 120之间进行数据传输。亦即，当该处理器10发出指令信号吋，该输入/输出接ロ 100从该周边装置12中的HPI接ロ 120取数据，并经由内存接ロ 102储存至该内存104，实现数据从该HPI接ロ120传输至该内存104;或该内存接ロ 102从该内存104中取数据，并经由该输入/输出接ロ 100传输至该周边装置12中的HPI接ロ 120处，实现数据从该内存104传输至HPI接ロ120。经分析可知，以上述架构进行数据传输吋，需要占据处理器10宝贵的工作时序，浪费处理器相当多的资源，同时使得数据传输速度降低。如图2所示，为现有技术中计算机系统的处理器与具有HPI接ロ的周边装置之间进行数据传输的另一基本架构示意图。该架构包括一具有PCI (peripheral componentinterface)接ロ 200和内存接ロ 202的处理器20 ;—具有PCI接ロ 210和HPI接ロ 212的连接器(bridge) 21 ;以及一具有HPI接ロ 220的周边装置22。以上述架构进行数据传输吋，该处理器20发出指令信号令其PCI接ロ 200及内存接ロ 202处于致能状态，以供该处理器20的内存204通过处理器20的PCI接ロ 200、该内存接ロ 202及该连接器21与该周边装置22的HPI接ロ 220之间进行数据传输。其中，内存204可设置于处理器20的内部，也可设置于处理器20的外部，内存204可为SRAM、DRAM、DDRAM、DDR II RAM或Flash memory等具有记忆功能的内存装置。该架构需要处理器20发出数据传输指令信号，这样不仅占用处理器20的工作时序，而且浪费处理器20相当多的资源。同时，亦还需要使用连接器21实现处理器20中的PCI接ロ 200与周边装置22中的HPI接ロ 220连接，以实现内存204与周边装置22中的HPI接ロ 220之间进行数据传输，进而使得设计复杂、数据传输速度降低，同时亦使产品成本增加。因此，如何提供一种无需占用处理器处理工作时序，即可进行快速数据传输的总线架构，以避免现有技术中由于占用处理器工作时序所引起的处理器资源之浪费、数据传输速度低、设计复杂及产品成本増加等是目前业界亟待克服的难题。
技术实现思路
鉴于上述现有技术的缺失，本申请的主要目的即在于提供ー种总线系统，其应用于ー处理系统中，无须占用处理器工作时序，以提高该处理系统与其周边装置之间进行数据传输的速度。本技术的另一目的即在于提供ー种总线系统，以简化设计并降低产品成本。为达上述目的，本技术提出ー种总线系统，该系统应用于具储存单元的处理系统中，以提供该处理系统的储存单元与具有HPI (host port interface)接ロ的周边装置之间进行快速数据传输，包括至少ー传输接ロ及至少ー传输控制模块，以由该传输接ロ接收该传输控制模块发出的指令信号，并依据该指令信号进行相应的数据传输动作，以实现该处理系统的储存单元与该周边装置的HPI接ロ之间进行数据传输。上述该传输接ロ为HPI接ロ，该传输控制模块为直接内存存取(direct memoryaccess, DMA)控制器(controller),由该传输接ロ及该传输控制模块构成的总线系统设置于该处理系统内，可由该传输控制模块控制该传输接ロ进行相应的数据传输动作，从而使得该处理系统的储存单元得以通过该传输接ロ与该周边装置的HPI接ロ直接进行数据传输。此外，上述的传输接ロ亦可由该处理系统的控制单元直接进行控制，以实现该储存单元与该周边装置的HPI接ロ之间进行数据传输。因此，本技术的总线系统主要通过传输控制模块控制传输接ロ，以令处理系统的储存单元与周边装置的HPI接ロ之间进行数据交換，因而无需该处理系统介入，大大提高了该处理系统的工作效率、数据传输速度，同时可简化设计、降低产品成本。附图说明为了更清楚地说明本技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为现有技术中的处理器与具有HPI接ロ的周边装置进行数据传输的基本架构示意图；图2为另ー现有技术中的处理器与具有HPI接ロ的周边装置进行数据传输的另ー基本架构不意图；图3为本技术提出的ー种具有总线系统应用于处理器进行数据传输的基本架构示意图。附图标识10、20、4 处理器100输入/输出接ロ102,202内存接ロ本文档来自技高网...

【技术保护点】
一种总线系统，该系统应用于具有储存单元的处理系统中，以供处理系统的储存单元与具有HPI接口的周边装置之间进行数据传输，其特征在于，该系统包括至少一传输接口和至少一传输控制模块，所述传输接口接收所述传输控制模块的指令信号，并执行数据传输动作，以实现所述处理系统的储存单元与所述周边装置的HPI接口间进行数据传输。

【技术特征摘要】
1.一种总线系统，该系统应用于具有储存单元的处理系统中，以供处理系统的储存单元与具有HPI接口的周边装置之间进行数据传输，其特征在于，该系统包括至少一传输接口和至少一传输控制模块，所述传输接口接收所述传输控制模块的指令信号，并执行数据传输动作，以实现所述处理系统的储存单元与所述周边装置的HPI接口间进行数据传输。2.根据权利要求1所述的总线系统,其特征在于,所述传输接口为主机端口接口。3.根据权利要求1所述的总线系统，其特征在于，所述传输控制模块为直接内存存取控制器。4.根据权利要求1所述的总线系统，其特征在于，所述传输接口由所述处理系统的传输控制模块控制，以供所述处理系统的储存单元与所述周边装置的HPI接口之间进行数据传输。5.根据权利要求1所述的总线系统，其特征在于，所述储存单元为...

【专利技术属性】
技术研发人员：杨美饶，邱伟宏，
申请(专利权)人：海南芯力高新技术有限公司，
类型：实用新型
国别省市：