用于锁步同步的系统和方法技术方案

本发明专利技术提供一种用于对第一电路（406、508、610）和第二电路（408、510、612）进行同步的方法和系统。发信号通知所述第一和第二电路，以各自产生各自的波形输出。确定在从所述第一与第二电路输出的所产生的波形之间的相位差。所述第一电路和/或第二电路的时钟（404、502、504、602、604）通过对应于所述确定的相位差的量而进行调整。响应于所述相位差小于阈值，发信号通知所述第一和第二电路以开始正常的运作。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术的实施例大体涉及同步电路领域。
技术介绍
许多处理系统需要彼此分离的电路执行同步的操作。例如，在需要高度可靠性的系统中，通常实施冗余电路，以并联地操作并且以锁步的方式进行同步。锁步是用于监视和验证系统运作的技术。在处理器锁步中，在系统启动期间将两个处理器同步到相同状态。同步之后，两个处理器的状态在不同时钟周期中是相同的。尽管处理器以相同的状态运作，但是称它们为锁步运作。处理器接收相同的输入，然后对每个处理器的输出进行监视和比较。 如果遇到处理器输出之间的差异，那么将检测误差，然后可运用缓和技术。在其他情况下也可运用锁步。例如，在共享存储器多处理器片上系统(SoC)中，两个或两个以上处理器在存储于共享存储器中的共同数据集合上运作。为了使处理器合适地工作，一般运用锁步同步来控制对共享存储器的访问。在锁步同步中遇到的一个问题是由两个或两个以上同步的电路使用的时钟信号的同步。如果被同步的电路使用分离的时钟，那么这些时钟必须进行同步，以将这些电路初始化到共同状态。即使当由共同时钟进行驱动时，所产生的信号也可在不同的时间到达不同的部件，这是由于不同的信号线长度；材料缺陷；或温度、电容和中间装置的变化。即使在实现了同步之后，时钟信号也不完全是稳定的并且在一定时间之后趋向于变得不同。此现象称为时钟漂移。即使在时钟同步之后，处理器指令执行也必须进行同步。因此，作为同步过程的一部分，处理器指令必须进行同步。随着运用于集成电路中的时钟信号频率增加，同步和保持锁步变得更困难。随着处理器在千兆赫范围中运作并且源振荡器以处理器频率的一部分运作，很难将两个或两个以上处理器调准为锁步。如果处理器是物理分离的，那么硅延迟和板延迟可加重此问题。本专利技术的一项或多项实施例可解决一个或多个以上问题。
技术实现思路
在一项实施例中，提供一种对第一电路和第二电路进行同步的系统。所述系统可包含第一相位比较器，所述第一相位比较器具有耦合到第一电路的输出端的第一输入端以及耦合到第二电路的输出端的第二输入端。第一相位锁定回路电路可具有耦合到时钟源发生器的输入端，耦合到第一电路的时钟输入端的输出端，以及耦合到相位比较器输出端的控制输入端并且这些也可包含在所述系统中。第一相位比较器可经配置以可选择地以第一模式和第二模式运作。在此实施例中，当以第一模式运作时，第一相位比较器可确定从第一与第二电路输出的同步波形之间的第一相位差，并且可输出指示第一相位差的信号到第一相位锁定回路电路的控制输入端。响应于第一相位差小于选定值，第一相位比较器可输出信号到第一和第二电路，以指示第一和第二电路被同步并且进入第二模式。当以第二模式运作时，相位比较器可确定由第一与第二输入端接收的信号之间的第二相位差。响应于第二相位差小于选定值，相位比较器可输出信号到第一和第二电路，以指示第一和第二电路被同步。在此实施例中，第一相位比较器可在启动时进入运作的第一模式。第一相位比较器可响应于从第一或第二电路中的一者接收的同步化请求，而进入运作的第一模式。当以第一模式运作时，第一相位比较器可发信号通知第一和第二电路以输出各自的同步波形。 当以第二模式运作时，第一相位比较器可输出所确定的第二相位差到第一相位锁定回路电路的控制输入端。当以第二模式运作时，第一相位比较器可响应于第二相位差大于或等于选定值，而进入第一模式。在此实施例中，第一相位比较器可进一步经配置以可选择地以第三模式运作。当以第二模式运作时，第一相位比较器可响应于来自所述电路中的一者的监视同步化请求信号，而进入第三模式。当以第三模式运作时，第一相位比较器可响应于来自所述电路中的一者的同步化请求信号，而进入第一模式。第一相位比较器可在启动时进入运作的第三模式。 第一相位锁定回路电路可在第一电路内实施。同步波形可以是方波。同步波形可以是对大于三的二进制值进行编码的数字波形。在此实施例中，第一相位比较器可经配置以确定移位相位锁定回路频率的方向，并且输出所确定的方向到第一相位锁定回路电路的控制输入端。第二电路可具有时钟输入端，所述时钟输入端耦合到所述时钟源发生器或额外的时钟源发生器。在此实施例中，所述系统可进一步包括第二相位比较器，所述第二相位比较器具有耦合到第二电路输出端的第一输入端，和耦合到第三电路输出端的第二输入端；以及第二相位锁定回路电路，所述第二相位锁定回路电路具有耦合到第三电路时钟输入端的输出端，和耦合到第二相位比较器输出端的控制输入端。第二相位比较器可经配置以可选择地以第一模式或第二模式中的一个模式运作。当以第一模式运作时，第二相位比较器确定由第二与第三电路输出的同步波形之间的第二相位差；输出指示第二相位差的信号到第二相位锁定回路电路的控制输入端；并且响应于第二相位差小于所述选定值输出信号到第二和第二电路，以指不第二和第二电路被同步；并且进入第二模式。在此实施例中，当以第二模式运作时，第二相位比较器确定由第二相位比较器的第一与第二输入端所接收的信号之间的第三相位差；并且响应于第三相位差小于选定值，输出信号到第二和第三电路，以指示第一和第二电路被同步。在另一实施例中，提供一种用于对多个电路进行同步的系统。所述系统可包含相位比较器、第一电路和第二电路。第一电路可具有多个输出端，包含耦合到相位比较器的第一组输入端的一个或一个以上输出端。第二电路可具有多个输出端，包含耦合到相位比较器的第二组输入端的一个或一个以上输出端。所述系统可另外包含耦合到第一电路的一个或一个以上输入端的时序调整电路。相位比较器可确定第一组输入端与第二组输入端之间的时间偏移差。相位比较器可输出时间偏移差到时序调整电路。时序调整电路可响应于相位差，而调整输出到第一电路的所述一个或一个以上输入端的信号。在此实施例中，时序调整电路可包含耦合到第一电路的所述一个或一个以上输入端的第一组可编程延迟电路；并且相位比较器可使用时间偏移差来调整第一组可编程延迟电路的延迟参数。所述系统可另外包括耦合到第一电路的所述一个或一个以上输出端的第二组输出可编程延迟电路；并且其中相位比较器可使用时间偏移差来调整第二组可编程延6迟电路的延迟参数。第一时序调整电路可以是相位锁定回路电路，所述相位锁定回路电路具有f禹合到第一时钟源发生器的输入端；f禹合到第一电路的时钟输入端的输出端；以及耦合到相位比较器输出端的控制输入端，并且相位锁定回路可使用时间偏移差来调整输出到时钟输入端的时钟信号。在另外一实施例中，提供一种对第一电路和第二电路进行同步的方法。可发信号通知所述第一和第二电路，以产生各自的波形输出。可确定在从所述第一与第二电路输出的所述产生的波形之间的第一相位差。第一电路的时钟信号可通过对应于第一相位差的第一量而进行调整。响应于第一相位差小于阈值，可发信号通知第一和第二电路以开始正常的运作。在此实施例中，所述方法可另外包括通过确定来自第一与第二电路的所述产生的波形输出之间的第二相位差来监视第一和第二电路；以及通过对应于第二相位差的第二量来调整第一电路的时钟信号。将了解，在以下详细描述及权利要求中将阐述各种其他实施例。附图说明本专利技术的一个或一个以上实施例的各方面和优点将通过查看以下详细说明和通过参考各图而变得显而易见，其中图I所示为根据本专利技术各实施例的通过处理器和比较器电路而实施的实例本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：葛兰·C·史提能，
申请(专利权)人：吉林克斯公司，
类型：
国别省市：