一种提高刻蚀不足缺陷抓取率的方法技术

本发明专利技术提供的一种提高刻蚀不足缺陷抓取率的方法，包括扫描晶圆的对比铜连接孔、连接孔边缘和背景的像素大小和灰阶，并按像素从大到小确定背景区域、对比铜连接孔区域和连接孔边缘区域；扫描晶圆的刻蚀不足铜连接孔的灰阶；比较对比铜连接孔区域的灰阶与刻蚀不足铜连接孔的灰阶的差异。本发明专利技术在生产过程中可以比较有效地提高蚀刻不足缺陷的抓取率，为监测蚀刻工艺优劣提供依据；并在需要进行分批实验对工艺进行优化时，为采取改善措施技术支持，为缩短产品研发周期提供保障。

【技术实现步骤摘要】

本专利技术涉及一种扫描缺陷的方法，尤其涉及一种应用灰阶屏蔽法通过电子束缺陷扫描仪提高刻蚀不足缺陷抓取率的方法。
技术介绍
半导体中铜连接孔的刻蚀不足是后段制程中重要的杀手缺陷，随着集成电路工艺的发展以及关键尺寸按比例缩小以及深宽比的提高，比如当器件做到55nm以下时，此种缺陷越来越容易发生。但是对这种缺陷的检测目前很多在铜的平坦化之后进行，这层检测存在两点不足一是铜不能长时间暴露在空气中，二是填完铜后的平坦化之后只能对3/2的铜连接孔进行检测，如图I中所示的1/2的孔1、1/4的孔2、1/2的孔3、1/4的孔4。同时，如果在刻蚀之后进行检测，由于高深宽比以及背景信号的干扰，背景与对比的正常的铜连接孔之间的灰阶的差异较小，因此常常测试的是背景与刻蚀不足的铜连接孔之间的灰阶的差异，不能很好的将背景的灰阶与对比的正常的铜连接孔的灰阶区分。如图2中所示，由于背景的灰阶数值5位于对比铜连接孔的灰阶数值6与刻蚀不足铜连接孔的灰阶数值7之间，上述的不能很好区分的问题使得测试中显示的刻蚀不足缺陷与正常连接孔之间的信号差异为S ^，相对于应当测试的刻蚀不足缺陷与正常连接孔之间的信号差异较小，降低了缺陷的抓取率。因此，本领域的技术人员致力于开发一种应用灰阶屏蔽法通过电子束缺陷扫描仪提高刻蚀不足缺陷抓取率的方法。
技术实现思路
鉴于上述的现有技术中的问题，本专利技术所要解决的技术问题是现有的技术的信号差异很小，缺陷的抓取率较低。本专利技术提供的，包括以下步骤步骤I :扫描晶圆的对比铜连接孔、连接孔边缘和背景的像素大小，并按像素从大到小确定背景区域、对比铜连接孔区域和连接孔边缘区域；步骤2 :扫描确定背景区域、对比铜连接孔区域和连接孔边缘区域的灰阶；步骤3 :扫描晶圆的刻蚀不足铜连接孔的灰阶；步骤4 :比较对比铜连接孔区域的灰阶与刻蚀不足铜连接孔的灰阶的差异。在本专利技术的一个较佳实施方式中，所述步骤I的扫描在晶圆的刻蚀之后、铜连接孔的平坦化之前进行。在本专利技术的另一较佳实施方式中，所述步骤3的扫描在晶圆的刻蚀之后、铜连接孔的平坦化之前进行。在本专利技术的另一较佳实施方式中，所述步骤I和步骤2同时进行，并建立像素和灰阶的二维分布图。在本专利技术的另一较佳实施方式中，所述步骤4通过图像处理模块，将晶圆的对比铜连接孔区域的灰阶与刻蚀不足铜连接孔的灰阶的差异进行比较。在本专利技术的另一较佳实施方式中，其特征在于,所述扫描利用电子束缺陷扫描仪进行。本专利技术的技术方案在生产过程中可以比较有效地提高蚀刻不足缺陷的抓取率，为监测蚀刻工艺优劣提供依据；并在需要进行分批实验对工艺进行优化时，为采取改善措施技术支持，为缩短产品研发周期提供保障。附图说明图I是现有技术的平坦化之后铜连接孔结构示意图2是现有技术的信号差异数值的示意图3是本专利技术的实施例的像素和灰阶的二维分布示意图4是本专利技术的实施例的信号差异数值的示意图。具体实施例方式以下将结合附图对本专利技术做具体阐释。本专利技术的实施例的提高刻蚀不足缺陷抓取率的方法，包括以下步骤首先在晶圆的刻蚀之后、铜连接孔的平坦化之前应用电子束缺陷扫描仪建立适当条件的扫描程式，扫描晶圆的正常的对比铜连接孔和刻蚀不足铜连接孔。其次包括步骤I和步骤2，如图3中所示，扫描晶圆的对比铜连接孔、连接孔边缘和背景的像素大小和灰阶，并按像素从大到小确定背景区域8、对比铜连接孔区域9和连接孔边缘区域10 ;并建立像素和灰阶的二维分布图。在连接孔大小以及固定的背景影响之下，其灰阶数量基本固定，同时在扫描条件确定的前提下，连接孔边缘，连接孔与背景的灰阶在正常情况下基本固定。即使存在部分交叉区域，通过确定的不同的像素，也可以比较有效地将不同区域划分开来。同时进行步骤3，扫描晶圆的刻蚀不足铜连接孔的灰阶；然后进行步骤4，如图4中所示，引入图像处理模块，使之能够根据图3将划分出来的不同灰阶-像数区间进行选择性的屏蔽，并在信号对比过程中只比较所保留的灰阶数据，即对比铜连接孔区域的灰阶数值11与刻蚀不足铜连接孔的灰阶数值12。可以有效地将刻蚀不足缺陷与正常连接孔之间的信号差异从背景数值13与刻蚀不足铜连接孔的灰阶数值12差异\提高到并最终通过扫描程式的优化提高刻蚀不足缺陷的抓取率。本专利技术的技术方案在生产过程中可以比较有效地提高蚀刻不足缺陷的抓取率，为监测蚀刻工艺优劣提供依据；并在需要进行分批实验对工艺进行优化时，为采取改善措施技术支持，为缩短产品研发周期提供保障。以上对本专利技术的具体实施例进行了详细描述，但其只是作为范例，本专利技术并不限制于以上描述的具体实施例。对于本领域技术人员而言，任何对本专利技术进行的等同修改和替代也都在本专利技术的范畴之中。因此，在不脱离本专利技术的精神和范围下所作的均等变换和修改，都应涵盖在本专利技术的范围内。权利要求1.，其特征在于，包括以下步骤步骤I :扫描晶圆的对比铜连接孔、连接孔边缘和背景的像素大小，并按像素从大到小确定背景区域、对比铜连接孔区域和连接孔边缘区域；步骤2 :扫描确定背景区域、对比铜连接孔区域和连接孔边缘区域的灰阶；步骤3 :扫描晶圆的刻蚀不足铜连接孔的灰阶；步骤4 :比较对比铜连接孔区域的灰阶与刻蚀不足铜连接孔的灰阶的差异。2.如权利要求I所述的提高刻蚀不足缺陷抓取率的方法，其特征在于，所述步骤I的扫描在晶圆的刻蚀之后、铜连接孔的平坦化之前进行。3.如权利要求2所述的提高刻蚀不足缺陷抓取率的方法，其特征在于，所述步骤3的扫描在晶圆的刻蚀之后、铜连接孔的平坦化之前进行。4.如权利要求I所述的提高刻蚀不足缺陷抓取率的方法，其特征在于，所述步骤I和步骤2同时进行，并建立像素和灰阶的二维分布图。5.如权利要求4所述的提高刻蚀不足缺陷抓取率的方法，其特征在于，所述步骤4通过图像处理模块，将晶圆的对比铜连接孔区域的灰阶与刻蚀不足铜连接孔的灰阶的差异进行比较。6.如权利要求I至5任一项所述的提高刻蚀不足缺陷抓取率的方法，其特征在于，所述扫描利用电子束缺陷扫描仪进行。全文摘要本专利技术提供的，包括扫描晶圆的对比铜连接孔、连接孔边缘和背景的像素大小和灰阶，并按像素从大到小确定背景区域、对比铜连接孔区域和连接孔边缘区域；扫描晶圆的刻蚀不足铜连接孔的灰阶；比较对比铜连接孔区域的灰阶与刻蚀不足铜连接孔的灰阶的差异。本专利技术在生产过程中可以比较有效地提高蚀刻不足缺陷的抓取率，为监测蚀刻工艺优劣提供依据；并在需要进行分批实验对工艺进行优化时，为采取改善措施技术支持，为缩短产品研发周期提供保障。文档编号H01L21/66GK102938384SQ201210432460公开日2013年2月20日 申请日期2012年11月2日 优先权日2012年11月2日专利技术者范荣伟, 刘永波, 倪棋梁, 龙吟, 陈宏璘 申请人:上海华力微电子有限公司本文档来自技高网...

【技术保护点】
一种提高刻蚀不足缺陷抓取率的方法，其特征在于，包括以下步骤：步骤1：扫描晶圆的对比铜连接孔、连接孔边缘和背景的像素大小，并按像素从大到小确定背景区域、对比铜连接孔区域和连接孔边缘区域；步骤2：扫描确定背景区域、对比铜连接孔区域和连接孔边缘区域的灰阶；步骤3：扫描晶圆的刻蚀不足铜连接孔的灰阶；步骤4：比较对比铜连接孔区域的灰阶与刻蚀不足铜连接孔的灰阶的差异。

【技术特征摘要】

【专利技术属性】
技术研发人员：范荣伟，刘永波，倪棋梁，龙吟，陈宏璘，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：