一种上下堆叠多颗芯片时减少芯片间互连线的方法技术

本发明专利技术公开了一种上下堆叠多颗芯片时减少芯片间互连线的方法，包括：在上下堆叠多颗芯片中的每个芯片上设置双向控制单元；每个芯片的微控制器标准系统总线中输入数据总线信号和输出数据总线信号连接至双向控制单元；每个芯片的微控制器标准系统总线中数据总线读写使能信号连接至每个双向控制单元；通过互连线将双向控制单元分别上下连接。本发明专利技术采用了双向控制单元整合微控制器标准系统总线中输入数据总线和输出数据总线的信号线，减少用微控制器标准系统总线做管脚互连的上下堆叠芯片间互连线的数量，降低互连封装后的片上系统芯片成本。

【技术实现步骤摘要】

本专利技术涉及芯片堆叠
，尤其涉及。
技术介绍
由于数字和模拟电路不能同时随着集成电路制造工艺尺寸的不断缩小而等比例缩小，所以当工艺不断越来越先进的时候，用同一种工艺把数模混合片上系统实现在同一颗芯片上的成本就会越来越不优化。如图I所示，现在基于芯片堆叠技术，把片上系统中的数字逻辑单元和模拟电路分开，把面积能够随着工艺尺寸不断缩小而等比例缩小的数字逻 辑单元实现在先进的小尺寸工艺芯片上，把面积不能随着工艺尺寸不断缩小而等比例缩小的模拟电路实现在折旧完毕且价格低廉的大尺寸工艺芯片上，用微控制器标准系统总线做管脚互连上下堆叠芯片的方法也随之出现。微控制器标准系统总线的信号数量是固定的，不会随着系统片上外设的增多而增多，但由于系统总线本身包括数据总线，地址总线和控制总线，再加上现在的微控制器都是16位，32位或者64位的，所以总线总信号数量就会很多，比如ARM的标准系统总线AMBA，其信号总数为130个左右。这么多的信号线意味着更多的输入输出管脚，这就会增加上下堆叠芯片的面积，增加不必要的成本；这么多的信号线也意味着互联线的增多，封装成本也会增加。从而整个片上系统芯片的成本就会很高。
技术实现思路
本专利技术克服了现有技术中输入输出管脚数量越多造成芯片面积越大、芯片封装成本上升的缺陷，提出了。本专利技术采用了双向控制单元整合微控制器标准系统总线中的输入输出数据总线信号线，减少了互连线的数量，降低互连封装后的片上系统芯片成本。本专利技术提出了，包括步骤一在所述上下堆叠多颗芯片中的每个芯片上设置至少一个双向控制单元；步骤二 所述每个芯片的微控制器标准系统总线中至少一根输入数据总线信号和至少一根输出数据总线信号连接至所述双向控制单元；步骤三所述每个芯片的微控制器标准系统总线中数据总线读写使能信号连接至每个所述双向控制单元；步骤四通过至少一根互连线将所述双向控制单元分别上下连接。其中，进一步包括步骤五将所述每个芯片的微控制器标准系统总线中的二根以上的信号线进行分组，分组后每个组通过一根互连线进行上下连接。其中，所述微控制器标准系统总线包括输入数据总线、输出数据总线、控制信号总线、地址信号总线。其中，当芯片间传输数据时，包括步骤Al :发送方芯片将数据通过发送方微控制器标准系统总线中输出数据总线上的至少一根信号线传输至发送方双向控制单元；步骤A2 :所述发送方双向控制单元调节至输出状态，将所述数据传输至所述至少一根互连线；步骤A3 :所述至少一根互连线将所述数据传输至接收方双向控制单元；步骤A4 :所述接收方双向控制单元调节至输入状态，将所述互连线的数据通过接收方微控制器标准系统总线中的输出数据总线上的至少一根信号线传输至接收方芯片。其中，进一步包括 步骤A5 :所述接收方芯片完成数据接收后，所述发送方双向控制单元调节至输入状态，所述接收方双向控制单元调节至输出状态，从而所述接收方芯片转为所述发送方芯片，所述发送方芯片转为所述接收方芯片；重新执行所述步骤Al至步骤A4，完成微控制器标准系统总线中输入输出数据总线上数据的反向传输。其中，进一步包括步骤BI :当所述发送方微控制器标准系统总线的信号线进行分组后，所述每个分组内二根以上信号线的并行信号数据转为串行信号数据，分别分时传输至与所述分组连接的所述一个输入输出管脚上，通过与所述输入输出管脚相连接的互连线传输到接收方芯片上;步骤B2:当所述接收方芯片接收到串行信号数据时，所述接收方芯片将所述串行信号数据转为每个分组内的并行数据，所述每个分组内的并行数据最终转换成所述接收方微控制器标准系统总线的并行信号数据。其中，所述上下堆叠多颗芯片是由微控制器标准系统总线信号作为输入输出管脚进行上下互连。其中，所述上下堆叠多颗芯片采用硅通孔技术或者引线接合法进行上下互连。本专利技术可以整合微控制器标准系统总线中的读写双向数据总线，将微控制器标准系统总线中的读写控制信号作为双向控制单元的控制信号，将微控制器标准系统总线中的读写数据信号分别连到双向控制单元上，双向控制单元通过一个输入输出管脚传输数据，使读写数据共享一个输入输出管脚分时在互连线上传输。本专利技术既通过整合微控制器标准系统总线中的读写双向数据总线，又可在上下芯片间分组串行传输微控制器标准系统总线中的信号线。本专利技术将信号线进行分组，对组内信号线的并行信号转为串行信号通过互连线上传输，接收端将该串行信号转为并行信号，从而在接收端被并行接收并处理，从而减少了上下互连芯片的管脚数目和芯片面积，以及互连线的数量，使互连封装后的片上系统芯片成本大大降低。附图说明图I是现有技术中用微控制器标准系统总线做管脚互连上下堆叠芯片的示意图。图2是本专利技术减少芯片见互连线方法的流程图。图3是应用本专利技术方法后数据传输的流程图。图4是现有技术中输入输出数据总线的总线协议图。图5是本专利技术中整合输入输出数据总线的电路图。图6是本专利技术中分组串行传输微控制器标准系统总线中信号线的连接示意图。具体实施例方式结合以下具体实施例和附图，对本专利技术作进一步的详细说明。实施本专利技术的过程、条件、实验方法等，除以下专门提及的内容之外，均为本领域的普遍知识和公知常识，本专利技术没有特别限制内容。11-发送方芯片，12-发送方微控制器标准系统总线，13-发送方双向控制单元，21-接收方芯片，22-接收方微控制器标准系统总线，23-接收方双向控制单元。本专利技术的，如图2所示，包括步骤一在上下堆叠多颗芯片中的每个芯片上设置至少一个双向控制单元； 步骤二 每个芯片的微控制器标准系统总线中至少一根输入数据总线信号和至少一根输出数据总线信号连接至双向控制单元；步骤三每个芯片的微控制器标准系统总线中数据总线读写使能信号连接至每个双向控制单元；步骤四通过至少一根互连线将双向控制单元分别上下连接。本专利技术中，进一步包括步骤五将每个芯片的微控制器标准系统总线中的二根以上的信号线进行分组，分组后每个组通过一根互连线进行上下连接。本专利技术中，微控制器标准系统总线包括输入数据总线、输出数据总线、控制信号总线、地址信号总线。本专利技术中，当芯片间传输数据时，如图3所示，包括步骤Al :发送方芯片11将数据通过发送方微控制器标准系统总线12中输出数据总线上的至少一根信号线传输至发送方双向控制单元13 ；步骤A2 :发送方双向控制单元13调节至输出状态，将数据传输至至少一根互连线.-^4 ，步骤A3 :至少一根互连线将数据传输至接收方双向控制单元23 ；步骤A4 :接收方双向控制单元23调节至输入状态，将互连线的数据通过接收方微控制器标准系统总线22中的输出数据总线上的至少一根信号线传输至接收方芯片21。其中，进一步包括步骤A5 :接收方芯片21完成数据接收后，发送方双向控制单元13调节至输入状态，接收方双向控制单元23调节至输出状态，从而接收方芯片21转为发送方芯片11，发送方芯片11转为接收方芯片21 ;重新执行步骤Al至步骤A4，完成微控制器标准系统总线中输入输出数据总线上数据的反向传输。本专利技术中，进一步包括步骤BI :当发送方微控制器标准系统总线12的信号线进行分组后，每个分组内二根以上信号线的并行信号数据转为串行信号数据，分别分时传输至与分组连接的一个输入输出管脚上，通过与输入输出管脚相连接的互连线传输到接收方芯片21上本文档来自技高网...

【技术保护点】
一种上下堆叠多颗芯片时减少芯片间互连线的方法，其特征在于，包括：步骤一：在所述上下堆叠多颗芯片中的每个芯片上设置至少一个双向控制单元；步骤二：所述每个芯片的微控制器标准系统总线中至少一根输入数据总线信号和至少一根输出数据总线信号连接至所述双向控制单元；步骤三：所述每个芯片的微控制器标准系统总线中数据总线读写使能信号连接至每个所述双向控制单元；步骤四：通过至少一根互连线将所述双向控制单元分别上下连接。

【技术特征摘要】

【专利技术属性】
技术研发人员：景蔚亮，陈邦明，亢勇，
申请(专利权)人：上海新储集成电路有限公司，
类型：发明
国别省市：