增强环路稳定性的低压差线性稳压器电路制造技术

本实用新型专利技术涉及一种增强环路稳定性的低压差线性稳压器电路，包括带隙基准源、误差放大器、缓冲器、功率驱动管、电阻反馈网络，缓冲器包括第十一管、第十二管、第九管及第十四管，缓冲器还包括减小第十一管的输出阻抗的反馈达林顿管组，反馈达林顿管组包括第一三极管和第二三极管，第一三极管的基极与第十一管的漏极相连接，集电极与第十一管的源极相连接，发射极与第十四管的漏极相连接，第二三极管的基极与第十四管的漏极相连接，集电极与第一三极管的集电极相连接，发射极与低压差线性稳压器电路的输出端相连接。本实用新型专利技术可以在牺牲很小的功耗电流下，把功率管栅极处的极点推到高频，从而增加系统稳定性。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及一种增强环路稳定性的低压差线性稳压器电路。
技术介绍
LDO (Low Dropout Voltage Regulator :低压差线性稳压器)是线性稳压源的一种，它具有体积小、噪声小、输出波纹低，无电磁干扰且设计简单、外围原件少等优点。但LDO较高的输出阻抗和较大的负载电容会在输出产生一个低频极点。该低频极点会随着LDO负载电流的变化而向高频或低频移动，若补偿不当，会影响整个LDO环路的稳定性。单个极点由于频率所引起的相移最大为90度，因此对于一个稳定的LDO系统，要控制在单位增益带宽内只有一个极点，才能保证在环路增益降到零时，由于频率所引起的相位漂移小于180度。但一般复杂的环路系统的极点个数都大于两个，如果不进行适当的频率补偿，该系统将难以稳定地工作。传统的ESR零点补偿方法在不影响LDO输出精度的前提下，能够较好地实现LDO线性电源芯片稳定性补偿。但是ESR零点补偿存在以下局限性在ESR零点补偿中，为了获取合适的ESR电阻值，输出电容一般选用具有高稳定性的钽电容，这种电容的价格比较昂贵，增加了系统成本；如果选用价格低廉的电容，其输出电容的寄生电阻(ESR)容易受温度等因素的影响，使得零点与极点的抵消失效，稳定性变差。另一个方案是采用极点分离技术，来形成在任何负载电流下只有一个关键极点。这个密勒电容需要足够大，把误差放大器的输出极点拉到低频，使其在任何负载电流下成为主极点；同时，把LDO输出端极点推到相对较高的频率，即单位增益带宽以外。但这种方法对LDO不是很适合，因为LDO的负载阻抗常常有极大的变化，输出电容也很大，如此之大的密勒电容减小了环路带宽和摆率，并且消耗了更多的功耗和更大的面积。目前较为流行的一种方法是输出极点跟踪法，即产生一个位置可变的左半平面零点，这个零点能够跟踪输出端极点的位置变化，用来抵销该极点。这样，系统的主极点就可以被固定设置在误差放大器的输出端，从而可以得到足够的相位裕度。但该零点是靠电容串联电阻来实现的，无论是注入电阻，还是MO S管做电阻，其精度受到一定限制，使零点不能完全跟踪输出极点；而采用较高精度的溅射薄膜电阻工艺将无疑增加了制作成本。
技术实现思路
本技术的目的是提供一种在牺牲很小的功耗电流下，把功率管栅极处的极点推到高频而增加系统稳定性的低压差线性稳压器电路。为达到上述目的，本技术采用的技术方案是一种增强环路稳定性的低压差线性稳压器电路，包括带隙基准源、误差放大器、缓冲器、功率驱动管、电阻反馈网络，所述的缓冲器包括第十一管、第十二管、第九管及第十四管，所述的第十一管的栅极与所述的误差放大器相连接，所述的第十二管的栅极、所述的第九管的栅极、所述的第十四管的栅极分别于所述的误差放大器相连接，所述的第十二管的源极与所述的低压差线性稳压器电路的输入端相连接，所述的第十二管的漏极与所述的第十一管的源极相连接，所述的第九管的源极、所述的第十四管的源极与所述的低压差线性稳压器电路的输出端相连接，所述的缓冲器还包括减小所述的第十一管的输出阻抗的反馈达林顿管组，所述的反馈达林顿管组包括第一三极管和第二三极管，所述的第一三极管的基极与所述的第十一管的漏极相连接，所述的第一三极管的集电极与所述的第十一管的源极相连接，所述的第一三极管的发射极与所述的第十四管的漏极相连接，所述的第二三极管的基极与所述的第十四管的漏极相连接，所述的第二三极管的集电极与所述的第一三极管的集电极相连接，所述的第二三极管的发射极与所述的低压差线性稳压器电路的输出端相连接。优选的，所述的缓冲器还包括减小所述的第十一管的输出阻抗的采用二极管连接的第十五管，所述的第十五管的源极与所述的低压差线性稳压器电路的输入端相连接，所述的第十五管的栅极与所述的功率驱动管的栅极相连接，所述的第十五管的漏极与所述的第十一管的源极相连接。优选的，所述的带隙基准源的输入端连接至所述的低压差线性稳压器电路的输入端，所述的带隙基准源的输出端连接至所述的误差放大器的反相端，所述的缓冲器的输入 端与所述的误差放大器的输出端相连接，所述的缓冲器的输出端与所述的功率驱动管的栅极相连接，所述的功率驱动管的源极与所述的低压差线性稳压器电路的输入端相连接，所述的电阻反馈网络连接于所述的功率驱动管的漏极与所述的误差放大器的同相端之间，所述的低压差线性稳压器电路的输出端连接有负载。优选的，所述的误差放大器采用PMOS输入折叠共源共栅结构，其包括共源共栅模块、与所述的缓冲器相连接的第五管，所述的第五管由采用二极管连接的第六管提供偏置；所述的误差放大器中还连接有与所述的低压差线性稳压器电路的输出端相连接的密勒电容。优选的，所述的缓冲器的前端连接有为其提供偏置的第十管、第十三管。由于上述技术方案运用，本技术与现有技术相比具有下列优点本技术可以在牺牲很小的功耗电流下，把功率管栅极处的极点推到高频，从而增加系统稳定性。附图说明附图I为本技术的增强环路稳定性的低压差线性稳压器电路的系统结构框图。附图2为本技术的增强环路稳定性的低压差线性稳压器电路的电路原理图。附图3为本技术的增强环路稳定性的低压差线性稳压器电路在重载和轻载下的幅频特性曲线。附图4为本技术的增强环路稳定性的低压差线性稳压器电路的相位裕度随负载电流的变化曲线。具体实施方式以下结合附图所示的实施例对本技术作进一步描述。实施例一参见附图I和附图2所示。一种增强环路稳定性的低压差线性稳压器电路，包括带隙基准源Voltagereference、误差放大器Error amplifier、缓冲器buffer、功率驱动管MP、电阻反馈网络。带隙基准源Voltage reference的输入端连接至低压差线性稳压器电路的输入端,带隙基准源Voltage reference的输出端连接至误差放大器Erroramplifier的反相端,缓冲器buffer的输入端与误差放大器Error amplifier的输出端相连接,缓冲器buffer的输出端与功率驱动管MP的栅极相连接，功率驱动管MP的源极与低压差线性稳压器电路的输入端相连接，电阻反馈网络连接于功率驱动管MP的漏极与误差放大器Eiror amplifier的同相端之间，低压差线性稳压器电路的输出端连接有由负载电阻RL和负载电容CL构成的负载。电阻反馈网络由第一电阻Rl和第二电阻R2构成。LDO系统主要有3个低频极点误差放大器的输出极点Pl (位于NI处)、功率驱动管MP栅处的极点(位于N2处)和输出极点PO (位于输出端)。pl=l/(rol*Cl)p2=l/(rob*Cp)pO=l/ (roeq*CL)其中，rol为误差放大器的输出阻抗，Cl为节点NI处的等效电容，它主要由缓冲器buffer的输入电容构成，rob是缓冲器buffer的输出阻抗，Cp是功率驱动管MP的输入电容，roeq是LDO输出端的等效输出阻抗，CL是LDO的负载电容。输出极点PO的大小是随着负载电流的变化而变化，因为当负载电流变化时，功率驱动管MP的阻抗随之变化，如轻载时，功率驱动管MP的阻抗变大，进而roeq的阻抗变大，导致PO向低频移动；重载时，功率驱动管MP的阻抗减小，进而roeq的阻抗变小，导致PO向高频移动。误差放大器Eiro本文档来自技高网...

【技术保护点】
一种增强环路稳定性的低压差线性稳压器电路，包括带隙基准源、误差放大器、缓冲器、功率驱动管、电阻反馈网络，所述的缓冲器包括第十一管、第十二管、第九管及第十四管，所述的第十一管的栅极与所述的误差放大器相连接，所述的第十二管的栅极、所述的第九管的栅极、所述的第十四管的栅极分别于所述的误差放大器相连接，所述的第十二管的源极与所述的低压差线性稳压器电路的输入端相连接，所述的第十二管的漏极与所述的第十一管的源极相连接，所述的第九管的源极、所述的第十四管的源极与所述的低压差线性稳压器电路的输出端相连接，其特征在于：所述的缓冲器还包括减小所述的第十一管的输出阻抗的反馈达林顿管组，所述的反馈达林顿管组包括第一三极管和第二三极管，所述的第一三极管的基极与所述的第十一管的漏极相连接，所述的第一三极管的集电极与所述的第十一管的源极相连接，所述的第一三极管的发射极与所述的第十四管的漏极相连接，所述的第二三极管的基极与所述的第十四管的漏极相连接，所述的第二三极管的集电极与所述的第一三极管的集电极相连接，所述的第二三极管的发射极与所述的低压差线性稳压器电路的输出端相连接。

【技术特征摘要】

【专利技术属性】
技术研发人员：白涛，
申请(专利权)人：中国兵器工业集团第二一四研究所苏州研发中心，
类型：实用新型
国别省市：