成膜方法和成膜装置制造方法及图纸

本发明专利技术提供一种成膜方法，在处理容器内利用等离子体从金属靶产生金属离子，然后通过偏压引入，由此在形成有凹部的被处理体上沉积金属的薄膜，该成膜方法包括：基膜形成工序，从靶生成金属离子，通过偏压将该金属离子引入到被处理体，在凹部内形成基膜；蚀刻工序，在不产生金属离子的状态下，通过偏压将稀有气体电离，并且将生成的离子引入到被处理体，对基膜进行蚀刻；和成膜回流工序，对靶进行等离子体溅射从而生成金属离子，通过偏置电力将该金属离子引入到被处理体，沉积由金属膜构成的主膜，使该主膜加热回流。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及成膜方法和成膜装置，特别涉及利用等离子体有效地将金属膜埋入到在半导体晶片等被处理体形成的凹部内的成膜方法和成膜装置。
技术介绍
一般来说，为了制造半导体器件 ，对半导体晶片反复进行成膜处理、图案蚀刻(pattern etching)处理等各种处理。由于半导体器件的进一步的高度集成化和高度细微化的要求，线宽和孔径也更加细微化。由于进一步的细微化，配线电阻增加，耗电量的增大成为问题。从而，为了进一步减小电阻，倾向于使用电阻非常小而且廉价的铜(专利文献I)。作为配线材料或填埋材料使用铜的情况下，考虑到与下层的密合性等，作为阻挡层(barrier layer) 一般使用钽金属(Ta)、钛(Ti )、钽氮化膜(TaN)、钛氮化膜(TiN)等。将金属埋入凹部内时，首先在包括凹部内的晶片表面整体形成阻挡层。接着，在等离子体溅射装置内，在形成于包括该凹部内的壁面整体的晶片表面整个面上的阻挡层形成由铜构成的薄的种晶层(seedlayer)，接着通过对包括铜种晶层的晶体表面整体实施镀铜处理，凹部内完全被铜埋入。之后，通过CMP (Chemical Mechanical Polishing本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：石坂忠大，佐久间隆，波多野达夫，横山敦，五味淳，安室千晃，福岛利彦，户岛宏至，川又诚也，水泽宁，加藤多佳良，
申请(专利权)人：东京毅力科创株式会社，
类型：
国别省市：