【技术实现步骤摘要】
本技术涉及高速时钟数据恢复的
，具体为一种高速时钟数据恢复系统的结构。
技术介绍
当今社会信息量膨胀爆发，信息处理器的功能异常强大，而两点间的信息传输效率成为瓶颈，为了使传输系统高速，简单，有效，常在发射端把信号变成串行，通过载体如光纤进行传输。由于传输中存在各种干扰，信号发生畸变，接收端的时钟数据恢复系统则要负责把收到的串行数据进行时钟数据恢复，从中提取出时钟和数据。为了更高的数据传输效率，则要求更高的传输速率，即时钟数据恢复系统工作在更高的时钟频率下，如几个GHz。CMOS工艺发展突飞猛进，以其低廉的价格，低功耗，高集成度成为当今最重要的芯片生产工艺。基于CMOS工艺的各种时钟数据恢复系统产品层出不穷。·传统的时钟数据恢复系统如图I所示。该系统由相位探测器、上\下信号滤波器、插值控制器、相位控制器、相位选择器、相位插值器及锁相环构成。由于数据在传输的过程中发生了畸变，系统的任务是把发射端发射的串行数据，进行处理，从中恢复出时钟、数据，供接收端使用，整个系统工作在统一的时钟CLKI下。系统中插值控制器和相位控制器的逻辑最为复杂，信号处理的时间最长，所以这...
【技术保护点】
一种高速时钟数据恢复系统的结构，其包括相位探测器、上\下信号滤波器、插值控制器、相位控制器、相位选择器、相位插值器、锁相环，时钟CLKI分别连接上\下信号滤波器及其之前的模块，其特征在于：时钟CLKI的一端安装有二分频器电路，所述二分频器电路输出时钟CLKⅡ，时钟CLKⅡ的频率为时钟CLKI的频率的一半，时钟CLKⅡ分别连接所述上\下信号滤波器之后的所述插值控制器、相位控制器，所述上\下信号滤波器和所述插值控制器之间设置有逻辑模块，所述逻辑模块具体包括一个或逻辑门、两个D触发器，两个所述的D触发器顺次排列，其中第一个D触发器连接时钟CLKI、第二个D触发器连接时钟CLKⅡ，...
【技术特征摘要】
1.一种高速时钟数据恢复系统的结构，其包括相位探测器、上\下信号滤波器、插值控制器、相位控制器、相位选择器、相位插值器、锁相环，时钟CLKI分别连接上\下信号滤波器及其之前的模块，其特征在于时钟CLKI的一端安装有二分频器电路，所述二分频器电路输出时钟CLK II，时钟CLK II的频率为时钟CLKI的频率的一半，时钟CLK II分别连接所述上\下信号滤波器之后的所述插值控制器、相位控制器，所述上\下信号滤波器和所述插值控制器之间设置有逻辑模块，所述逻辑模块具体包括一个或逻辑门、两个D触发器，两个所述的D触发器顺次排列，其中第...
【专利技术属性】
技术研发人员：吴明远，黄海滨，郑可为，
申请(专利权)人：无锡思泰迪半导体有限公司，
类型：实用新型
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。