一种发光二极管的外延片以及发光二极管制造技术

【技术实现步骤摘要】
本专利技术涉及半导体
，特别涉及一种发光二极管的外延片以及发光二极管。
技术介绍
发光二极管芯片为半导体晶体，是发光二极管的核心组件。发光二极管芯片包括外延片以及在外延片上制作的电极。其中，外延片包括衬底以及依次层叠在衬底上的缓冲层、η型层、多量子阱层和P型层，多量子阱层为由量子垒层和量子阱层交替生长形成的多层结构，且量子垒层和量子阱层由不同的材料制成，现有多量子阱层中的量子垒层一般由不掺杂的GaN制成，量子阱·层一般由InGaN制成。由于GaN量子鱼层和InGaN量子讲层之间能极差较小，电子容易在工作电压的驱动下到达P区和空穴复合，形成电子溢流，降低了发光效率。为了防止电子溢流，现有的发光二极管芯片的外延片一般会在多量子阱层和P型层之间设置电子阻挡层。在实现本专利技术的过程中，专利技术人发现现有技术至少存在以下问题现有的外延片中的电子阻挡层在阻挡电子的同时，也阻挡了空穴向量子阱的跃迁，并且较厚的电子阻挡层和量子垒层之间会产生晶格失配，从而形成应力聚集区，导致了靠近P型层的量子阱能带弯曲严重。
技术实现思路
为了解决现有技术的问题，本专利技术实施例提供了一种发光二极管的外延片以及发光二极管。所述技术方案如下—方面，本专利技术实施例提供了一种发光二极管的外延片，所述外延片包括衬底以及依次层叠在所述衬底上的缓冲层、η型层、多量子阱层和P型层，所述多量子阱层包括若干个量子垒层和若干个与所述量子垒层相互交替生长的量子阱层，所述P型层直接设于所述多量子阱层上，所述多量子阱层中的靠近所述P型层的三个所述量子垒层中的至少一个为AlxInyGa^yN层，其中，0〈χ〈0. 5，0〈y〈0. 5。优选地，所述多量子阱层中的靠近所述P型层的三个所述量子垒层均为AlxInyGah_yN 层。优选地，各所述量子垒层均为AlxInyGa1IyN层。优选地,所述AlxInyGa1IyN层的厚度不大于15nm。优选地，所述多量子阱层中的最靠近所述P型层的量子垒层为不掺杂的AlxInyGah_yN 层。进一步地，所述多量子阱层中的除最靠近所述P型层的量子垒层以外的其它所述量子垒层为η型掺杂的AlxInyGanyN层。更进一步地,所述η型层由η型掺杂的GaN制成,所述η型掺杂的AlxInyGa1IyN层的η型掺杂的浓度不高于所述η型层的η型掺杂的浓度。优选地，所述P型层为复合层，所述复合层包括P型GaN层和p型GaN接触层。另一方面，本专利技术实施例还提供了一种发光二极管，所述发光二极管包括上述外延片以及在所述外延片上制作的电极。本专利技术实施例提供的技术方案带来的有益效果是通过将多量子阱层中的靠近P型层的三个量子垒层中的至少一个设为AlxInyGa^N层，能有效提高势垒高度，提高了电子的限制能力，防止了电子溢流；并且通过将P型层直接设于多量子阱层上，即本专利技术的外延片中不包括电子阻挡层，从而避免了电子阻挡层对于多量子阱层的极化作用，减弱了靠近P型层的量子阱的能带弯曲，提高了空穴的注入效率，从而提高了发光强度。附图说明为了更清楚地说明本专利技术实施例中的技术方案，下面将对实施例描述中所需要使 用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图I是本专利技术实施例一提供的一种发光二极管的外延片的结构示意图；图2是本专利技术实施例二提供的一种发光二极管的外延片的结构示意图。具体实施例方式为使本专利技术的目的、技术方案和优点更加清楚，下面将结合附图对本专利技术实施方式作进一步地详细描述。实施例一本专利技术实施例提供了一种发光二极管的外延片，参见图1，该外延片包括衬底11以及依次层叠在衬底11上的缓冲层12、n型层13、多量子阱层14和p型层15,多量子讲层14包括若干个量子鱼层141和若干个与量子鱼层141相互交替生长的量子阱层142，P型层15直接设于多量子阱层14上，多量子阱层14中的靠近p型层15的三个量子垒层141中的至少一个为AlxInyGa^yN层，其中，0〈x〈0. 5，0〈y〈0. 5。具体地，可以将最靠近P型层15的量子垒层141设为AlxInyGanyN层，也可以将最靠近P型层15的三个量子垒层141设为AlxInyGa1IyN层。本专利技术实施例提供的技术方案带来的有益效果是通过将多量子阱层中的靠近P型层的三个量子垒层中的至少一个设为AlxInyGa1^N层，能有效提高势垒高度，提高了电子的限制能力，防止了电子溢流，并且通过将P型层直接设于多量子阱层上，即本专利技术的外延片中不包括电子阻挡层，从而避免了电子阻挡层对于多量子阱层的极化作用，减弱了靠近P型层的量子阱的能带弯曲，提高了空穴的注入效率，从而提高了发光强度。实施例二本专利技术实施例提供了一种发光二极管的外延片，参见图1，该外延片包括衬底21以及依次层叠在衬底21上的缓冲层22、n型层23、多量子阱层24和p型层25,多量子讲层24包括若干个量子鱼层241和若干个与量子鱼层241相互交替生长的量子阱层242，P型层25直接设于多量子阱层24上，多量子阱层24中的靠近p型层25的三个量子垒层241中的至少一个为AlxInyGa^yN层，其中，0〈x〈0. 5，0〈y〈0. 5。具体地，衬底21可以为蓝宝石衬底。具体地，缓冲层22可以为复合层，可以包括GaN低温缓冲层和未掺杂的GaN层。优选地，多量子阱层24中的靠近P型层25的三个量子垒层241均为AlxInyGa1^N层。优选地，在本实施例中，各量子垒层241均为AlxInyGa^yN层。即多量子阱层24中的全部的量子垒层241都为AlxInyGanyN层。优选地，AlxInyGai_x_yN层的厚度不大于15nm。具体地，每个AlxInyGai_x_yN层的厚度可以为10nm。优选地，多量子阱层24中的最靠近P型层25的量子垒层241为不掺杂的 AlxInyGa^N层。通过将最靠近p型层25的量子垒层241设为不掺杂的AlxInyGai_x_yN层，可以防止电子与空穴在多量子阱层24外直接复合，造成的发光效率降低的问题。进一步地，在本实施例中，多量子阱层24中的除最靠近P型层25的量子垒层241以外的其它量子垒层241为η型掺杂的AlxInyGanyN层。具体地，该η型掺杂可以通过Si掺杂获取，其掺杂浓度可以为lX1018cm_3。在其他实施例中，多量子阱层24中的除最靠近P型层25的量子垒层241以外的其它量子垒层241也可以为不掺杂的AlxInyGa1^N层，也可以部分为η型惨杂的AlxInyGa1IyN层，部分为不惨杂的AlxInyGa1IyN层。更进一步地，η型层23由η型掺杂的GaN制成，η型掺杂的AlxInyGa^yN层的η型掺杂的浓度不高于η型层的η型掺杂的浓度。具体地，该η型掺杂可以通过Si掺杂获取，η型层的η型掺杂的掺杂浓度可以为5X 1018cnT3，η型掺杂的AlxInyGa1IyN层的η型掺杂的浓度可以为I X IO18CnT3。可选地，在本实施中，各η型掺杂的AlxInyGa1^N层的η型掺杂浓度不同。在其他实施例中，各η型掺杂的AlxInyGa1^N层的η型掺杂浓度也可以是相同的，或是部分相同，部分不同。例如，各η型掺杂的A本文档来自技高网...

【技术保护点】
一种发光二极管的外延片，所述外延片包括衬底以及依次层叠在所述衬底上的缓冲层、n型层、多量子阱层和p型层，所述多量子阱层包括若干个量子垒层和若干个与所述量子垒层相互交替生长的量子阱层，其特征在于，所述p型层直接设于所述多量子阱层上，所述多量子阱层中的靠近所述p型层的三个所述量子垒层中的至少一个为AlxInyGa1？x？yN层，其中，0

【技术特征摘要】
1.一种发光二极管的外延片，所述外延片包括衬底以及依次层叠在所述衬底上的缓冲层、η型层、多量子阱层和P型层，所述多量子阱层包括若干个量子垒层和若干个与所述量子垒层相互交替生长的量子阱层，其特征在于，所述P型层直接设于所述多量子阱层上，所述多量子阱层中的靠近所述P型层的三个所述量子垒层中的至少一个为AlxInyGa^yN层，其中，0〈x〈0. 5, 0<y<0. 5。2.根据权利要求I所述的外延片，其特征在于，所述多量子阱层中的靠近所述P型层的三个所述量子垒层均为AlxInyGa^yN层。3.根据权利要求I所述的外延片，其特征在于，各所述量子垒层均为AlxInyGa1^N层。4.根据权利要求I所述的外延片，其特征在于，所述AlxInyGa^N层的厚度不大...

【专利技术属性】
技术研发人员：王明军，魏世祯，胡加辉，
申请(专利权)人：华灿光电股份有限公司，
类型：发明
国别省市：