本实用新型专利技术公开了一种基于龙芯2F?CPU的VME机箱控制器，包括龙芯2F?CPU、DDR2内存模块、VME总线接口模块、千兆网络模块、SATA硬盘接口模块、复位管理电路、系统时钟源与PCI时钟源、电源模块、固件FLASH电路、实时时钟、I2C总线接口电路和串口以及外设，其中龙芯2F?CPU通过PCI总线与千兆网络模块、SATA硬盘接口模块和VME总线接口模块相连接；实时时钟、I2C总线接口电路以及所述的串口及外设通过LOCAL?IO接口与龙芯2F?CPU相连接；龙芯2F?CPU通过VME总线接口模块与VME总线接插件相耦合。本实用新型专利技术通过上述设计解决龙芯2F?CPU大规模产业化问题，具有高的性能、低的成本、低功耗的优点。（*该技术在2022年保护过期，可自由使用*）
【技术实现步骤摘要】
本技术涉及一种VME (VersaModule Eurocard)机箱控制器,具体涉及一种基于龙芯2F CPU的VME机箱控制器。
技术介绍
目前，在大的科学装置中，广泛采用带有VME机箱控制器的VME机箱作为控制和数据获取设备。VME机箱控制器是VME机箱的重要组成部分。一般来说，这些设备部署条件恶劣的现场环境，因此要求VME机箱控制器具有高可用性的特点。同时考虑到散热条件的限 制，要求这些VME机箱控制器在具备高性能的同时有尽可能低的功耗。为了节约大型科学实验装置的建设和运行成本，要求VME机箱控制器的成本较低，方便维护。目前在大型科学实验装置中较多使用基于PowerPC系列CPU的VME机箱控制器这些VME机箱控制器一般都有价格较高，维修周期长等缺点。现有的龙芯2F CPU是中国科学院计算技术研究所研制的通用CPU，具有较高的性能功耗比及性价比。然而目前龙芯系列CPU如何被产业化应用成为本领域亟待解决的问题。
技术实现思路
本技术提供一种龙芯2F CPU在产业化应用中的解决方案，能够节约大型科学实验装置建造与运行维护的成本。本技术涉及一种基于龙芯2F CPU的VME机箱控制器，包括龙芯2F CPU(I),DDR2内存模块(2 )、VME总线接口模块(3 )、千兆网络模块(4 )、SATA硬盘接口模块(5 )、复位管理电路(6 )、系统时钟源与PCI时钟源(7 )、电源模块(8 )、固件FLASH电路(9 )、实时时钟(10)、I2C总线接口电路(11)和串口以及外设(12)，其中，所述的龙芯2F CPU通过PCI总线(13)与所述的千兆网络模块(4)、所述的SATA硬盘接口模块(5)和VME总线接口模块(3)相连接；所述的实时时钟(10)、所述的I2C总线接口电路(11)以及所述的串口及外设通过L0CAL_I0接口(14)与所述的龙芯2F CPU (I)相连接;所述的龙芯2F CPU (I)通过所述的VME总线接口模块(3)与VME总线接插件相耦合。所述的DDR2内存模块(2)包括SO-DIMM内存插槽及DDR2内存条，DDR2内存条通过SO-DMM内存插槽与所述的龙芯2F CPU (I)相连接；所述的VME机箱控制器通过自身的VME总线接插件插在VME机箱中。 所述的VME机箱控制器采用VME 6U外形设计；所述的VME总线接口模块(3)包括=PCI-VME总线桥，VME总线驱动电路，接插件，PCI总线电压转换电路，其中PCI-VME总线桥通过PCI总线电压转换电路与PCI总线(13)相连接，通过VME总线驱动电路与VME总线接插件相连接.所述的千兆网络模块(4)包括网络控制器、隔离变压器、RJ45接口，网络控制器与PCI总线(13)直接相连接，通过隔离变压器与RJ45接口相连接。所述VME机箱控制器通过跳线配置所述的系统时钟源和PCI时钟源(7)的频率。所述复位管理电路(6)的输入有电压就绪信号，手动复位信号，软件复位信号和通过跳线选择的VME总线复位信号。所述的系统时钟源与PCI时钟源(7)中的系统时钟源负责给CPU提供系统时钟、DDR2内存控制器的时钟信号；PCI时钟源负责给 所述的龙芯2F CPU (I)的PCI控制器以及各个PCI设备提供相位同步的时钟信号。所述的SATA硬盘接口模块(5)包括SATA接口电路，硬盘供电电路，硬盘保护电路，SATA接插件，SATA接口电路与PCI总线(13)直接相连，SATA接口电路与硬盘供电电路通过硬盘保护电路与SATA接插件相连，本技术通过上述技术方案实现龙芯2F CPU的VME机箱控制器在大科学装置中的使用，从而解决龙芯2F CPU大规模产业化问题，具有高性能、低成本、低功耗的优点。附图说明图I为本技术的VME机箱控制器的结构示意具体实施方式以下结合附图，对本技术应用在大科学装置VME机箱控制器进行详细说明。本技术的VME机箱控制器的硬件包括，龙芯2F CPUUDDR2内存模块2、VME总线接口模块3、千兆网络模块4、SATA硬盘接口模块5、复位管理电路6、系统时钟源与PCI时钟源7、电源模块8、固件FLASH电路9、实时时钟10、I2C总线接口电路11、串口及外设12。本技术的VME机箱控制器的龙芯2F CPUl通过PCI总线13与千兆网络模块4、SATA硬盘接口模块5和VME总线接口模块3相连接。本技术的VME机箱控制器的龙芯2F CPUl通过L0CAL_I0接口 14与实时时钟10、I2C总线接口电路11、串口及外设12相连。本技术中的VME机箱控制器依赖于通过VME总线接插件从VME总线+5V供电。电源模块8将+5V转换为+3. 3V，+2. 5V，+1. 8V，+1. 2V，+0. 9V。各供电电压通过比较器与标准电压相比较，通过打开集电极电路和分压上拉电路输出相应电压就绪信号*_0K。电压就绪信号*_0Κ包括3. 3V_0K，2. 5V_0K, I. 8V_0K, I. 2V_0K,0. 9V_0K。当供电电压小于阈值电压时，比较器输出高电平，导通集电极电路，拉低电压就绪信号。当供电电压大于阈值电压时，比较器输出低电平，关闭集电极电路，将+5V VME供电电压通过分压后的+3. 3V输出给相应电压就绪信号。阈值电压为相应供电电压标准值的80%-95%，优选的为90%以上。对于有上电顺序控制要求的电压等级，将上一级电压就绪信号接入下一级电压使能控制端子。本技术的VME机箱控制器的DDR2内存模块2包括SO-DI丽内存插槽及DDR2内存条，DDR2内存条通过SO-DIMM内存插槽与龙芯2FCPU1相连接。引导软件可以通过I2C总线接口电路11读取内存条中的配置信息，从而可以自适应不同的内存条种类。本技术的VME机箱控制器的VME总线接口模块包括UNIVERSE IIPCI-VME总线桥，VME总线驱动电路，VME总线插槽，PCI总线电压转换电路，其中UNIVERSE II PCI-VME总线桥通过PCI总线电压转换电路与PCI总线13相连接，通过VME总线驱动电路与VME总线插槽相连接。PCI-VME桥接芯片的VME侧地址和数据总线信号通过带3态输出的总线收发器连接到VME总线背板接插件，控制信号通过总线缓冲器与VME总线背板接插件相连。信号的输入/输出方向由PCI-VME桥接芯片配置。VME总线背板接插件包括2个5排160引脚端子。该5排160引脚端子电气设计成与3排96引脚端子电气兼容，以提供对不同VME机箱的兼容性。VME总线接插件用于连接本技术的VME机箱控制器和VME背板总线。本技术的VME机箱控制器的千兆网络模块4包括网络控制器、隔离变压器、RJ45接口，网络控制器与PCI总线13直接相连接，通过隔离变压器与RJ45接口相连接。本技术的VME机箱控制器的复位管理电路6的输入有电压就绪信号，通过跳线选择的VME总线复位信号，手动复位信号，软件复位信号。电压就绪信号与手工复位信号BUTT0N_RESET#，软件控制的复位信号CPU_RESET#，跳线选择的VME总线复位信号VME_L0CAL_RESET#,线与后作为复位控制信号RESET_C0NTR0L#本文档来自技高网...
【技术保护点】
一种基于龙芯2F？CPU的VME机箱控制器，其特征在于，包括：龙芯2F？CPU（1）、DDR2内存模块（2）、VME总线接口模块（3）、千兆网络模块（4）、SATA硬盘接口模块（5）、复位管理电路（6）、系统时钟源与PCI时钟源（7）、电源模块（8）、固件FLASH电路（9）、实时时钟（10）、I2C总线接口电路（11）和串口以及外设（12），其中，所述的龙芯2F？CPU通过PCI总线（13）与所述的千兆网络模块（4）、所述的SATA硬盘接口模块（5）和VME总线接口模块（3）相连接；所述的实时时钟（10）、所述的I2C总线接口电路（11）以及所述的串口及外设通过LOCAL_IO接口（14）与所述的龙芯2F？CPU（1）相连接；所述的龙芯2F？CPU（1）通过所述的VME总线接口模块（3）与VME总线接插件相耦合。
【技术特征摘要】
【专利技术属性】
技术研发人员：庄建，朱科军，初元萍，金大鹏，胡磊，顾旻皓，
申请(专利权)人：中国科学院高能物理研究所，
类型：实用新型
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。