一提供了用于硅基功率电感（PIiS）的多种方法和系统。在一个实施例中，PIiS包括嵌入到硅衬底中的磁性材料的磁芯，以及具有多个匝的导电线圈，其中，所述导电线圈相邻匝之间具有间隔，至少一部分磁芯被导电线圈围绕。在另一个实施例中，直流-直流转换器包括PIiS,其包括嵌入到硅衬底中的磁性材料的磁芯，具有多个匝的导电线圈，其中，至少一部分磁芯被导电线圈围绕，以及沉积于硅衬底的至少一面上的磁性材料覆盖层。直流-直流转换器还包括安装在硅基功率电感的覆盖层上的集成电路。
【技术实现步骤摘要】
【国外来华专利技术】硅基功率电感相关专利申请的交叉引用本申请要求于2010年2月19日提交的名称为“用于紧凑型电力系统的硅基集成功率电感”的美国临时专利申请61/306，440的优先权，该申请的公开内容通过引用而整体结合于本申请中。有关美国联邦政府资助的研究和开发的声明根据国家科学基金授予的ECS-0601294协议，本专利技术得到了政府支持。政府可享 有本专利技术的一定权利。
技术介绍
无源元件，如电感，被广泛应用于各种电信和电力系统中。当与集成电路(IC)芯片配合使用时，电感通常作为单独的元件被安装在电路板上。把电感集成到IC芯片上可以减小尺寸，但这种集成电感的可实现的电感值和/或品质因数(Q)受限于基于集成电路制造工艺的贴片电阻(thin film)。附图说明参考以下附图，可以更好地理解本专利技术的各个方面。附图中的元件不一定是按比例绘制，重点是清楚地显示本专利技术的原理。此外，附图中同样的附图标记在各视图中指示相应的部分。图1A-1E是根据本专利技术不同实施例的一个壶形铁芯硅基功率电感(PIiS)的实施例的不同视图。图2是根据本专利技术不同实施例的在图1A-1C中示出不同尺寸的的PIiS的剖视图。图3以图表形式示出了根据本专利技术不同实施例的在图1A-1C中示出的PIiS中所使用的磁性材料的特性。图4A-4D是示出了根据本专利技术的不同实施例的图1A-1C中的PIiS的两个实施例中的磁通量分布的Maxwell模拟仿真的不同视图。图5A-OT是包括根据本专利技术不同实施例的图1A-1C中PIiS的直流-直流转换器的不同视图。图6A-6B是安装在根据本专利技术不同实施例的图1A-1C的PIiS上的集成电路(IC)芯片的不同视图。图7A-7C是根据本专利技术不同实施例的一种环形磁心状PIiS的实施例的不同视图。图8A-8B是示出根据本专利技术不同实施例的图1A-1C和图7A-7C中的PIiS的制造流程图。图9A-9G和图10是示出制造根据本专利技术不同实施例的图1A-1C和图7A-7C中的PIiS的剖视图。图11-13以图表形式示出了图1A-1C中的PIiS和包括根据本专利技术不同实施例的PIiS的直流-直流转换器的性能。
技术实现思路
本文所公开的是涉及硅基功率电感(PIiS)的系统和方法的不同实施例。现参照附图所示实施例具体说明，其中相同附图标记在各个视图中指示相同的部分。本专利技术描述用于紧凑系统，如电力系统中的PIiS的不同实施例，以及其制造方法。硅基功率电感(PIiS)是一种集成在硅衬底中的功率电感。PIiS包括嵌入在硅衬底中的磁芯和一个或者多个导电线圈。磁芯可以包括不同形状，例如，但不限于将要在下面进一步详细讨论的壶形铁芯状或环形磁心状。在一些实施例中，PIiS包括多个嵌入到娃衬底中的导电线圈。导电线圈可以是铜、银，或其它合适的金属或合金。另外，硅衬底的上、下两面可以用磁性材料封盖住，例如磁性粉末和聚合物的混合物。磁性材料填充在至少一部分线圈之间的间隔中。此外，在一些实施例中，焊锡球安置在至少一部分的线圈，同样，磁性材料也填充在焊锡球之间的间隔中。在一些实施例中，PIiS还包括嵌入的导电线路和贯穿晶片的通孔，在制造紧凑电力系统，例如直流-直流功率转换器时，这些PIiS的实施例可以用做表面贴装的电容和/或集成电路的封装基板。 具体实施例方式参照图1A-1C，其示出了壶形铁芯状的PIiS 100的实施例的各个视图，包括俯视图(图1A)、分解图(图1B)和剖视图(图1C)。PIiS 100包括嵌入在硅衬底106中的一个或多个导电线圈103。导电线圈103可以通过电镀嵌入在硅衬底106中。电镀模具可以用硅的深反应离子刻蚀(DRIE )加工。硅的深反应离子刻蚀(DRIE )提供了一个高纵横比(例如约20 :1，约10 :1，或约5 :1)，其允许所述导电线圈103的导体延伸到硅衬底106的底部。高纵横比允许导电线圈103的导体宽度被减小到趋肤效应的宽度，同时保持对导电线圈103很低的交流(AC)和直流(DC)电阻。导电线圈103可以是如图IB所示的螺旋形线圈，或其它合适的线圈形状。虽然导电线圈103在图示里是一个圆形的螺旋导线圈，其它的几何构型线圈也可采用，例如，但不限于六边形，八边形，或如图ID所示的矩形螺旋状。虽然图1A-1C示出了单个导电线圈103，一个以上的导电线圈103也可以被嵌入在硅衬底106中。例如，多个导电线圈103可以在硅衬底106中相邻放置。导电线圈103的导体周围的一部分硅可以被去除，然后用磁性材料109代替。磁性材料109包括磁性粉末和/或磁性复合材料。磁性材料109可以是导电磁性材料和/或非导电性磁性材料。对于导电磁性材料,导电线圈103和磁性材料109之间具有绝缘层。硅衬底106和导电线圈103和/或通孔116的金属之间也可以具有绝缘层。绝缘层可以是一层硅，例如，但不限于二氧化硅(Si02)，或者介电聚合物，例如，但不限于，光刻胶SU-8和聚二甲基娃氧烧(PDMS )。非导电磁性材料包括,但不限于填充聚合物的磁性粉末。如图1A-1C所示的实施例中，磁性材料109填充在导电线圈103匝数之间的间隔，以及导电线圈103和娃衬底106之间的间隔中。嵌于娃衬底106中的导电线圈103的一侧或两侧可以被磁性材料109的覆盖层113a和113b所覆盖。在覆盖层113，导电线圈103，娃衬底106,和/或磁性材料109相互之间均可具有绝缘层。在一些实施例中，多个包括导电线圈103的硅衬底106可以叠放式地黏合在一起，如图IE所示。每个硅衬底106和与之相邻的硅衬底106被磁性材料的中间层119隔开。绝缘层也可以形成于中间层119和导电线圈103，硅衬底106，和/或磁性材料109相互之间。在一些实施例中，层叠线圈103可以相互连通以提供所需的电感水平，同时保持一个小的封装尺寸。其它的线圈构造也可以使用，如图7所示的环形磁心状。PIiS 100还包括穿透硅衬底和/或磁性材料的通孔，以提供了通向导电线圈103的连接，和/或通过PIiS 100的线路。在图1A-1C中，贯穿晶片通孔116a和116b延伸穿过硅衬底106和覆盖层113a和113b，提供到导电线圈103的连接。在其它实施例中，通孔可以穿透硅衬底106以及覆盖层113a或113b中的一个。再参照图2,如图所示的是壶形铁芯状PIiS的实施例的剖视图，示出了各种尺寸的PliS。导电线圈203的参数，如线圈厚度(tw)223，导体宽度(w)226，匝数(n)，匝圈间距Cs) 229等可以调节以提供所需的性能。导电线圈203的线圈厚度223可以和硅衬底具有相同的厚度(如图1A-1C所示)或者小于硅衬底206的厚度。例如，线圈厚度223和硅衬底厚度可以在约100微米至约600微米的范围内。在一个实施例中，硅衬底的厚度大约是200 微米。由铜制成的导电线圈203的宽度226可约为60微米，因为导电线圈203在6兆赫兹下的趋肤深度大约是30微米。当纵横比为5时，匝圈间距229约为40微米。PIiS 200的其它参数可以在磁性材料被表征后通过模拟进行变化或优化，以提供所需的工作特性。例如，覆盖层厚度(tc) 233和/或磁性材料和硅在导电线圈203的匝之间的分布是可以变化的。其它的纵横比和匝圈间距可以基于用途和/或使用本文档来自技高网...
【技术保护点】
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：王明亮，谢会开，凯·DT·恩戈，
申请(专利权)人：王明亮，谢会开，凯DT恩戈，
类型：
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。