公开了一种测试待测装置(130)的概念，该概念包括：从至少一个测试通道集成电路(240-n)接收描述至少一个硬件资源(150)的期望操作的至少一个逻辑控制命令(U-CTRL-n)，所述至少一个测试通道集成电路被专用于借助于至少一个硬件资源(615；616)与所述待测装置(130)的输入针脚或输出针脚进行通信；并且借助于资源控制装置(260)将所述至少一个逻辑控制命令(U-CTRL-n)转换成用于所述至少一个硬件资源的至少一个专用控制命令(D-CTRL-n)，其中所述至少一个专用控制命令(D-CTRL-n)适合于所述至少一个硬件资源(615；616)的物理实施方式。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及借助于自动测试设备(ATE)对集成电路(IC)和半导体装置进行测试。
技术介绍
在典型的半导体制造工艺过程中，对IC进行测试以确保它们的正确操作。ATE执行必要的测试以确保功能和质量，IC为待测装置(DUT)。一般地，在DUT上执行的测试包括一组数字图形矢量(pattern vector)，该数字图形矢量根据预先指定的时序转变成将要施加于DUT的输入信号针脚的激励电压电平。从DUT的输出信号针脚捕获的信号被转变成相应的响应矢量，可以分析该响应矢量以确定DUT是否是根据其规范进行操作的。ATE—般提供多个信号生成资源，这些信号生成资源可以生成具有可配置时序的可配置信号水平。测试器还提供能将DUT生成的信号(例如，模拟形式的)转换成测试器可读的格式(例如，数字形式的)的信号处理资源。信号处理资源也可以是可配置的。ATE可 以被配置为(例如通过一组继电器)将任何测试器资源电连接至任何测试器接口针脚。用于集成电路的典型自动测试器包括一组所谓的测试通道，各测试通道连接至IC或DUT的单独的针脚。这示意性地表示在图Ia中。图Ia示意性地示出了用于测试DUT 130的ATE 100。ATE 100包括多个测试通道110-1、110-2至110-n。各测试通道110耦接至中央测试控制单元120，如计算机或微控制器。在DUT端，各测试通道110-1、110-2至110-n专用于DUT 130的不同输入和/或输出(I/O)针脚。各测试通道110-1、110-2至110-n可以被划分成数字和模拟信号处理部分。在数字部分内，各测试通道110-1、110-2至110-n包括耦接至中央测试控制单元120的特定于通道的通道控制块111，其中通道控制块111又控制另外的数字测试通道块，例如用于生成数字图形矢量的数字测试图形生成器112、用于分析响应矢量的测试图形比较器113和生成预先指定的时序的时间格式化块114。块111、112、113和114 一起组成所谓的数字测试通道。通道控制块111传统上还控制耦接在DUT 130的I/O针脚与数字测试通道之间的模拟信号处理块或硬件资源115、116，其中硬件资源115、116适于将数字测试通道连接至DUT 130，或其中硬件资源115、116适于将去往/来自DUT 130的信号或测试图形转换成适合于DUT针脚/数字测试通道的信号。因此，硬件资源115、116例如包括开关、继电器、信号水平驱动器、阈值比较器、模数转换器(ADC)和/或数模转换器(DAC)等。传统上，数字测试通道被设置在单独的数字测试通道IC中，而使硬件资源115、116保持在数字测试通道IC的外部，以便分别使它们的置换变得简单。这种设置示例性地表示在图Ib中。如以上已说明的，各测试通道110-1、110-2至110_n被分别划分成数字测试通道部分140-1、140-2，· · ·，140-n和模拟测试通道部分150-1、150-2, · · ·，150_n。因此，测试通道 110-1、110-2，· · ·，110-n 各自的数字测试通道部分 140-1、140-2，· · · , 140-n ( SP，块111、112、113和114)被放置在专用测试图形处理IC 140中。模拟测试通道部分150-1、150-2，· · ·，150-n，S卩，分别包括硬件资源115、116的部分，位于DUT 130与图形处理IC 140之间、测试图形处理IC 140的外部。如已参照图Ia所说明的，专用图形处理IC 140负责生成数字图形，这些数字图形根据预先指定的时序通过硬件资源150转变成将要施加于DUT 130的多个输入信号针脚的激励电压电平。通过硬件资源150从DUT 130的多个输出信号针脚捕获的信号被转变成相应的响应矢量，这些响应矢量可以再次被专用图形处理IC 140分析。由于这个原因，这种芯片140通常具有多个数字测试通道140-1、140-2，. . .，140_n。此外，需要外部硬件组件或资源150-1、150_2，. . . ,150-n,例如继电器116或能够驱动各种电压的信号驱动器115。此外，还可能应用ADC、DAC和更多的硬件资源。传统上，图形处理或测试通道IC 140中的各数字测试通道部分140-1、140-2，. . .，140-n分别控制其相关联的模拟硬件资源150-1、150-2，. . .，150_n。当由于任何原因外部资源150-1、150-2，...，150-n被替换为以不同方式运转的其他组件或资源时，这种设置就会产生很大的困难。通常地，在这种情况中必须改编测试通道IC 140。然而，修改测试通道IC 140是一个昂贵而且耗时的过程。再者，在这种修改的情况中将必须改编在 中央测试控制单元120上运行的测试软件。因此，本专利技术的一个目的是避免这些缺点，并且因此提供了一种自动测试DUT的改进的概念。
技术实现思路
根据权利要求I的用于测试DUT的设备以及根据权利要求9的用于测试DUT的方法达成了此目的。本专利技术的一些实施例还提供了用于执行本专利技术方法的步骤的计算机程序。本专利技术的实施例提供了一种用于测试DUT的设备，该设备包括测试通道集成电路，该测试通道集成电路适于借助于硬件资源与待测装置的输入或输出针脚进行通信。此外，该设备包括耦接至测试通道集成电路以用于接收描述硬件资源的期望操作的逻辑控制命令的资源控制装置，其中资源控制装置适于将逻辑控制命令转换成用于硬件资源的专用控制命令，其中专用控制命令适合于硬件资源的物理实施方式。因此，从测试通道集成电路接收的逻辑控制命令适应了硬件资源种属(genus)或类别，然而，其保持独立于硬件资源的实际物理实施方式。根据本专利技术的实施例，该设备包括多个测试通道集成电路，其中资源控制装置被多个测试通道集成电路共享并且适于将来自不同的测试通道集成电路的不同逻辑控制命令多路复用到单个控制数据端口，该单个控制数据端口可以耦接至多通道硬件资源的多通道端口。根据本专利技术，多个测试通道集成电路与参照图Ib说明的图形(pattern)处理或测试通道IC 140中的数字测试通道部分140-1、140-2，· · ·，140-n相对应。因此，本专利技术的实施例允许将用于仅具有单个控制端口或通道的多于一个通道的现代硬件资源(即，所谓的多通道硬件资源)高度集成，同时节省控制信号、空间、电能和成本。根据本专利技术的又一实施例，该设备包括多个测试通道集成电路，其中共享资源控制装置适于从时间上调度来自不同测试通道集成电路的不同的逻辑控制命令，以使得不同的测试通道集成电路随后可以以多路复用方案(例如时分多路复用(TDM))来访问单个硬件资源。因此，本专利技术的实施例允许将单个通用硬件资源用于多个测试通道。事实上，该硬件资源针对每个测试通道而存在。然而，在物理上仅存在该硬件资源的一个实例。这能使测试系统灵活，并且缩减了系统和组件成本。再者，根据一些实施例，(共享)资源控制装置例如通过编程而是可重新配置的，用于使资源控制装置适应于实际连接的硬件资源的变化的或改变的物理实施方式。即，当由于任何原因至少一个外部资源被替换为以不同方式运转的其他组件或资源时，(共享)资源控制装置可以针对至少一个新的外部资源被重新配本文档来自技高网...
【技术保护点】
【技术特征摘要】
【国外来华专利技术】
【专利技术属性】
技术研发人员：吉尔·戈洛夫，托马斯·亨克，罗纳德·拉森，尤瑞驰·那克，
申请(专利权)人：爱德万测试新加坡私人有限公司，
类型：
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。