通过在设置于相同存储器模块上和/或相同集成电路封装体内并且耦合到高速信令链路的多个集成电路存储器器件内同时接合裸片上终结结构来实现高速串行链路的终结。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术主要地涉及电子通信领域，并且更具体地涉及在集成电路器件之间的信令。
技术介绍
裸片上终结(on-die termination) (ODT)普遍用来在现代集成电路(IC)存储器器件中终结高速数据链路。遗憾的是，信令电流在到达裸片上终结之前流过IC封装体电感(即，由IC封装体内的传导结构(比如过孔、接线键合等)形成)，因此往往产生向功率轨并且因此向邻近信号信令链路传送的依赖于数据的切换噪声，从而降低系统内的净信噪比(SNR)。·附图说明在附图的各图中通过例子而非通过限制来说明本专利技术，并且在附图中，相似标号指代相似单元，而且在附图中图I对比旧式单器件终结模式与示例平衡式多器件终结模式；图2A-图2E图示了用于存储器系统内的平衡式裸片上终结的示例方式，该存储器系统具有用于插入可移除存储器模块的一个或者多个槽(或者连接器)；图3A-图3D图示了用于存储器系统内的平衡式终结的示例方式，该存储器系统具有由多列存储器模块填充的单独存储器模块槽；图4A图示了多列存储器模块的一个实施例，该模块无论模块是否包含正在写入的存储器器件列(rank)都能够在存储器写入操作期间应用平衡式裸片上终结；图4B图示了可以在图4A的双列存储器模块内启用的裸片上终结的示例集合；图4C图示了存储器控制器为了建立图4B中所示模块平衡式终结配置而可以执行的示例系统初始化操作；图4D图示了图4A中所示存储器控制器可以在插入的存储器模块的存储器器件内初始化终结设置之后执行的示例写入操作；图4E图示了根据图4A-图4D的存储器系统内的写入操作序列；并且图5图示了可以用来实施参照图2A和图4A描述的裸片上终结电路的终结/驱动器电路的一个实施例。具体实施例方式在这里公开的各种实施例中，通过在多个集成电路存储器器件(这些存储器器件设置于相同存储器模块(或者其它衬底上和/或设置于相同集成电路封装体内)并且耦合到高速信令链路)内同时接合裸片上终结结构来启用高速信令链路的终结。通过在多个相同模块的存储器器件内同时启用裸片上终结，大量减少依赖于数据的切换噪声，因为信令电流在多个存储器器件之间或者中间拆分并且因此流过大量减少的净封装体电感。减少的切换噪声提高系统功率完整性(即减少经由功率轨的噪声传送)并且因此减少裕度下降的串扰和时序抖动从而产生可以允许更快信令速率和宽松化系统设计的提高总信令裕度。图I对比旧式单器件终结模式与示例平衡式多器件终结模式。在100处大体上示出的单器件终结模式中，在给定存储器模块或者其它衬底的存储器器件101内接合(即通过响应于终结控制信号TC操作切换元件107a、107b)裸片上终结元件105a、105b，由此将净裸片上终结负载Rtem耦合到在存储器控制器103与存储器器件101之间延伸的信令链路104。因而信令电流‘isig’在流过上拉和下拉终结元件105a、105b(描绘为2Rte ，但是从小信号或者AC观点来看在效果上并联设置并且因此等效于Rtom ;即乘积2Rtem*2Rtem除以求和2Rt_+2Rtem)之前流过封装体电感Lpkg (例如可能由于封装体到存储器模块的互连以及包括迹线、过孔、裸片互连等的封装体内布线结构而产生的寄生电感)以在接收器1 09的输入处形成可检测信号电压。对照而言，在150处示出的平衡式多器件终结模式中，在存储器模块的两个存储器器件151、161中接合裸片上终结元件155a、155b、165a、165b (即响应于终结信号(TC)经由元件157a、157b、167a、167b耦合到信令链路154的裸片上部分)，而每个存储器器件内的有效终结负载具有所需终结负载的电阻(或者阻抗)的两倍(即在每个存储器器件中为4Rterm上拉和4Rtem下拉，并且因此在每个存储器器件中为2RtOT的有效电阻)以建立在两个存储器器件151与161之间平衡的净所需终结负载Rt_。因而信令电流的一半isig/2流过两个存储器器件151、161中的每个存储器器件的封装体电感，从而在效果上使净信号电流流过的净封装体电感减半，并且因此使信号终结产生的依赖于数据的总切换噪声减半。也就是说，由于同时切换输出(SSO)噪声主要或者至少部分是流过净封装体电感的信令电流的方向和/或电平方面的依赖于数据的改变的函数(即SSO噪声近似为Lpkgdi/dt)，所以通过使信令电流流过的净封装体电感减半的平衡式终结方式，可以在效果上使SSO噪声减半。可以通过分别针对单器件和多器件终结模式比较在102处和152处示出的终结电路模型来认识这一噪声减少。平衡式终结也可以相对于常规终结方式减少信号反射幅度，并且因此在由于降低的SSO噪声而产生的益处之上并且超过这些益处产生提高的时序和电压裕度。如图所示，终结式信令链路154可以建模为具有特性阻抗Ztl并且至少从存储器控制器153向存储器IC 151和161设置于其上的存储器模块延伸的传输线路。虽然未具体示出，但是在存储器控制器与存储器IC 151和161之间的总信令信道可以包括诸多这样的信令链路，每个信令链路可以是双向链路(例如用于从存储器器件151、161向存储器控制器153传送读取数据并且从存储器控制器153向存储器器件151、161传送写入数据)或者单向链路(例如用于从存储器控制器向存储器器件传送控制/地址/时序信息)。在单模块槽实施例中，存储器系统具有仅一个存储器-模块槽(或者用于允许插入/移除存储器模块的连接器或者其它结构)，并且因此可以通过仅用更高容量(和/或更高带宽)的存储器模块替换现有存储器模块来扩展。在替选实施例中，存储器系统包括多个存储器模块槽，每个槽例如在沿着它的长度的不同点或者在星形配置中并联耦合到信令链路。在图I中通过引用“去往不同存储器模块上的其它存储器1C”来指示这样的多槽实施例。存储器器件151和161在图I中描绘为设置于(或者处于)相同存储器模块上并且如下文讨论的那样假设为更具体地彼此相反紧接设置于存储器模块衬底的前和后表面上。因此，在两个存储器器件的共同耦合输入/输出节点之间的距离很小(即相对于在设置于不同存储器模块上的存储器器件之间的距离)，并且两个器件相对于彼此的物理位置被安排成不可改变(即器件不旨在相对于彼此可移动(对照在各自可以在不同模块槽中移除和再插入的相应存储器模块上的器件))。取而代之(或者除此之外)，两个存储器器件151和161还可以在共同IC封装体内相对于彼此固着于固定邻近位置(例如存储器器件是在IC封装体内堆叠或者并排设置的相应存储器IC)或者设置于本身相互邻近堆叠或者以别的方式粘附的相应IC封装体内。两个存储器器件151和161也可以彼此相邻设置于母板、子板(例如图形卡、线路卡等)或者任何其它芯片装配衬底的相同表面或者相反表面上(即在衬底夹入于两个存储器器件之间的蛤壳(clam-shell)布置中)。更一般而言，尽管主要关于设置于相同存储器模块上的存储器器件呈现在图I的150处示出的平衡式终结及其在下文公开的其它实施例中的实施方式和替选方式，但是公开的结构和方法可以运用于实质上任何如下存储器器件布置中，在这些存储器器件布置中，充分近邻设置为了终结给定信号线路而共同启用的多个存储器器件(这些存储器器件可以是IC裸片或者相应IC封装体)，本文档来自技高网...
【技术保护点】
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：J·威尔森，JH·金，R·科利帕拉，D·塞克尔，K·S·吴，
申请(专利权)人：拉姆伯斯公司，
类型：
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。