本发明专利技术公开了一种抑制差模与共模电磁干扰的差共模集成电感器，包括：一等截面的闭合型磁芯，在所述闭合型磁芯上对称绕制两个线圈绕组；将磁粉芯材料填充入所述绕制好线圈绕组的闭合型磁芯的内部、并包覆在所述闭合型磁芯外部允许范围内的尺寸最小的空间中。本发明专利技术还公开了一种EMI滤波器以及开关电源。采用本发明专利技术实施例，能够实现电感器体积最小化与散热面积最大化，该电感器的差共模电感间的影响小，能够较好的抑制差模和共模的干扰。
【技术实现步骤摘要】
本专利技术涉及电感的差共模集成
，特别是涉及ー种抑制差模与共模电磁干扰的差共模集成电感器、EMI滤波器以及开关电源。
技术介绍
目前，为了抑制电源的EMI (Electro Magnetic Interference,电磁干扰)噪声和浪涌雷击残压，要么增大电感或电容的体积，相应的增加其感值或容值；要么是增加ー些辅助器件。但是现有的技术都增加了滤波器的体积，并增加了电路的复杂度。现阶段，研究人员发现，采用电感的差共模集成技木，能够较好的解决EMI抑制和浪涌雷击防护的问题，既能简化电路结构，同时也能减小滤波器的体积。 參照图1，为现有的ー种典型的差共模集成滤波器的结构图。如图I所示，该滤波器将ー I型磁芯(如图I中Ia所示)横置于一口型或日型磁芯的窗口上(图I中以ロ型磁芯2a为例进行说明)。其中，该ロ型或日型磁芯采用高磁导率材料以抑制共模干扰，该I型磁芯采用低磁导率/高饱和磁密的材料以抑制差模干扰。但是，现有这种差共模集成滤波器结构的缺点是I型磁芯不好固定，差模磁通和共模磁通在磁路中有很大一部份同磁，影响了共模电感量。
技术实现思路
有鉴于此，本专利技术的目的在于提供ー种抑制差模与共模电磁干扰的差共模集成电感器、EMI滤波器以及开关电源，能够实现电感器体积最小化与散热面积最大化，该电感器的差共模电感间的影响小，能够较好的抑制差模和共模的干扰。本专利技术实施例提供ー种差共模集成电感器，所述电感器包括一等截面的闭合型磁芯，在所述闭合型磁芯上对称绕制两个线圈绕组；将磁粉芯材料填充入所述绕制好线圈绕组的闭合型磁芯的内部、并包覆在所述闭合型磁芯外部允许范围内的尺寸最小的空间中。优选地，两个所述线圈绕组的线径和绕制匝数均相同。优选地，所述两个线圈绕组之间、每个线圈绕组的各匝之间、各线圈绕组与所述环形磁芯之间的空隙均完全被所述磁粉芯材料所充满。优选地，所述磁粉芯材料为带有软磁特性的磁性材料。优选地,所述磁粉芯材料包括铁氧体粉末或者金属颗粒粉末。优选地,所述铁氧体粉末为猛锌铁氧体MnZn或者镍锌铁氧体NiZn。优选地,所述金属颗粒粉末为铁娃招合金粉末FeSiAl、铁娃合金粉末FeSi、或者铁镍合金粉末FeNi。优选地，所述闭合型磁芯为闭合环形磁芯或闭合对称多边形磁芯。本专利技术实施例还提供ー种EMI滤波器，所述滤波器包括电感器、电容和电阻串/井联组合成的抗电磁干扰滤波电路网络；所述电感器为所述的差共模集成电感器。本专利技术实施例还提供ー种开关电源，所述开关电源包括所述的差共模集成电感器。根据本专利技术提供的具体实施例，本专利技术公开了以下技术效果本专利技术实施例中，所述电感器采用等截面的闭合型磁芯，在所述闭合型磁芯上对称绕制两个线圈绕组，并利用磁粉芯材料填充入所述绕制好线圈绕组的闭合型磁芯的内部、并包覆在所述闭合型磁芯外部允许范围内的尺寸最小的空间中，构成一体成型的电感器。由于所述磁粉芯材料具有一定的导热能力，既能够紧密结合所述电感器的线圈绕组和闭合型磁芯，又能够提高两个线圈绕组之间、以及线圈绕组与闭合型磁芯之间的传导导热能力，也使得所述电感器的散热表面积有所増加，有利于所述电感 器在风冷条件下对流导热能力的提升，因此，本专利技术实施例所述电感器，能够实现电感器体积最小化与散热面积最大化，该电感器的差共模电感间的影响小，能够较好的抑制差模和共模的干扰。附图说明图I为现有的ー种典型的差共模集成滤波器的结构图；图2为本专利技术实施例所述的差共模集成电感器的结构图；图3a为环形磁芯的一个半环上集中绕制线圈绕组的结构图；图3b为图3a所示电感器的磁势、磁压降、磁位差分布图；图3c为图3a所示电感器的等效示意图；图4为图2所示的电感器的磁通分布图；图5a为一体成型前的电感器的俯视图；图5b为一体成型前的电感器的侧视图；图6a为一体成型后的电感器的俯视图；图6b为一体成型后的电感器的侧视图；图7a为本专利技术所述电感器一体成型前和一体成型后的试验数据对比图；图7b为所述电感器一体成型前，满载时差模干扰从零线接入情况下的EMC中的抗传导波形图；图7c为所述电感器一体成型前，满载时差模干扰从火线接入情况下的EMC中的抗传导波形图；图7d为所述电感器一体成型前，空载时差模干扰从零线接入情况下的EMC中的抗传导波形图；图7e为所述电感器一体成型前，空载时差模干扰从火线接入情况下的EMC中的抗传导波形图；图7f为所述电感器一体成型后，满载时差模干扰从零线接入情况下的EMC中的抗传导波形图；图7g为所述电感器一体成型后，满载时差模干扰从火线接入情况下的EMC中的抗传导波形图；图7h为所述电感器一体成型后，空载时差模干扰从零线接入情况下的EMC中的抗传导波形图7i为所述电感器一体成型后，空载时差模干扰从火线接入情况下的EMC中的抗传导波形图。具体实施例方式为使本专利技术的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本专利技术作进ー步详细的说明。有鉴于此，本专利技术的目的在于提供ー种抑制差模与共模电磁干扰的差共模集成电感器、EMI滤波器及开关电源，能够实现电感器体积最小化与散热面积最大化，该电感器的差共模电感间的影响小，能够较好的抑制差模和共模的干扰。本专利技术实施例所述集成电感器包括一等截面的闭合型磁芯，在所述闭合型磁芯上对称绕制两个线圈绕组。将磁粉芯材料填充入所述绕制好线圈绕组的闭合型磁芯的内部、并包覆在所述闭合型磁芯外部允许范围内的尺寸最小的空间中。 由于所述磁粉芯材料具有一定的导热能力，既能够紧密结合所述电感器的线圈绕组和闭合型磁芯，又能够提高两个线圈绕组之间、以及线圈绕组与闭合型磁芯之间的传导导热能力，也使得所述电感器的散热表面积有所増加，有利于所述电感器在风冷条件下对流导热能力的提升，因此，本专利技术实施例所述电感器，能够实现电感器体积最小化与散热面积最大化，该电感器的差共模电感间的影响小，能够较好的抑制差模和共模的干扰。优选地，本专利技术实施例中所述闭合型磁芯可以为闭合环形磁芯或闭合对称多边形磁芯。其中，所述闭合对称多边形磁芯可以为ロ字型、正六边形等。下面以闭合环形磁芯为例进行详细说明。參照图2，为本专利技术实施例所述的差共模集成电感器的结构图。如图2所示，所述电感器具有一等截面的闭合环形磁芯10，在所述闭合环形磁芯10上对称绕制有两个线圈绕组。将磁粉芯材料填充入所述绕制好线圈绕组的闭合环形磁芯10的内部、并包覆在所述闭合环形磁芯10外部允许范围内的尺寸最小的空间中，使得所述电感器一体成型。具体的，可以如图2所示，所述闭合环形磁芯10可以经ー隔板20被划分为两个半环，每个半环上分别绕制ー线圈绕组。需要说明的是，两个所述线圈绕组对称绕制。具体的，两个所述线圈绕组的线径和绕制匝数均相同。如图2所示，在所述闭合环形磁芯10的两个半环上，分别绕制第一线圈绕组30和第二线圈绕组40，所述第一线圈绕组30和所述第二线圈绕组40的线径和绕制匝数均相同。下面对本专利技术实施例所述差共模集成电感器的工作原理进行详细描述。本专利技术实施例中，所述线圈绕组在所述等截面的闭合型环形磁芯上集中绕制。首先，针对在所述闭合环形磁芯的一个半环上集中绕制线圈绕组进行说明，如图3a所示。所述线圈绕组集中绕制在所述闭合环形磁芯的一个半环上，设定所述线圈绕组的长度为1 ，取其线圈绕组的中点作为參考点。根据下述公式本文档来自技高网...
【技术保护点】
一种差共模集成电感器，其特征在于，所述电感器包括：一等截面的闭合型磁芯，在所述闭合型磁芯上对称绕制两个线圈绕组；将磁粉芯材料填充入所述绕制好线圈绕组的闭合型磁芯的内部、并包覆在所述闭合型磁芯外部允许范围内的尺寸最小的空间中。
【技术特征摘要】
【专利技术属性】
技术研发人员：朱勇，谢鸣静，杨赫，
申请(专利权)人：艾默生网络能源有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。