多路地/开离散量输入信号的BIT测试电路制造技术

本发明专利技术提供一种多路地/开离散量输入信号的BIT测试电路，主要解决了现有技术测试周期长、测量成本高且测试结果可靠性较差的问题。该多路地/开离散量输入信号的BIT测试电路，包括至少两路依次串联的二阶滤波电路、缓冲电路和驱动电路，二阶滤波电路一端为离散量输入端，另一端为数据输出端，缓冲电路和驱动电路还与用于控制数据传送和指令译码的译码控制电路连接。该多路地/开离散量输入信号的BIT测试电路，在百余路正常信号处理电路中仅额外增加两个组合继电器，电路简单、实用可靠，极大提高电路的可测试性和可靠性。

【技术实现步骤摘要】

本专利技术涉及ー种多路地/开离散量输入信号的BIT测试电路，用于对离散信号的处理。
技术介绍
在计算机离散量输入电路中，地/开型离散量独立输入通道数近百路，离散信号处理电路一般包括输入隔离电路、EMI (电磁兼容)电路、电平转换电路、缓冲驱动电路、译码控制电路、BIT (自测试)支持电路等组成。地/开型离散量独立输入通道数量较大，且正常信号处理电路非常复杂，应用现有的测试方法在对其进行测试时，由于测试机构自身也较为复杂，测试成本高，测试周期长，且可靠性较差；因此，急需提供ー种测试完善、简便实用的BIT测试电路对计算机离散量输入电路进行简单、快捷、可靠性高的測量。
技术实现思路
本专利技术提供ー种多路地/开离散量输入信号的BIT测试电路，主要解决了现有技术测试周期长、測量成本高且测试结果可靠性较差的问题。本专利技术的具体技术解决方案如下该多路地/开离散量输入信号的BIT测试电路，包括至少两路依次串联的ニ阶滤波电路、缓冲电路和驱动电路，ニ阶滤波电路一端为离散量输入端，另一端为数据输出端，所述缓冲电路和驱动电路还与用于控制数据传送和指令译码的译码控制电路连接，所述ニ阶滤波电路的ニ阶滤波前的导线上设置有第一连接点，第一连接点上连接有第一继电器和电阻，第一继电器包括两档，一档为提拉电源，ー档为模拟接地端；所述ニ阶滤波电路的ニ阶滤波后，缓冲电路之前的导线上设置有第二连接点，第二连接点上连接有第二继电器和电阻，第二继电器包括两档，一档为提拉电源，ー档为数字接地端；所述各路串联的ニ阶滤波电路、缓冲电路和驱动电路的第一连接点与第一连接点之间均连通，第二连接点与第二连接点之间均连通。上述增设了第一继电器、第二继电器及电阻的ニ阶滤波电路包括EMI电路和电平转换电路。上述离散量输入端与EMI电路之间还设置有用于防止输入异常信号干扰的隔离电路。上述的EMI电路由LC网络(L1、C1)组成，用于滤除输入信号线上叠加的高频噪声和毛刺。上述电平转换电路由电阻网络R1、R2、R3构成，它将接收到的信号转换为ー个TTL兼容逻辑电平并提供过应カ保护。 上述缓冲驱动电路提供隔离和増加强总线驱动并利用施密特特性对信号进行去抖处理的缓冲驱动电路。本专利技术的优点在于该多路地/开离散量输入信号的BIT测试电路，在百余路正常信号处理电路中仅额外增加两个组合继电器，电路简单、实用可靠，极大提高电路的可测试性和可靠性。附图说明图I为本专利技术结构示意图。具体实施例方式以下结合具体实施例对本专利技术原理及结构进行详述，如图I所示该多路地/开离散量输入信号的BIT测试电路，包括至少两路依次串联的ニ阶滤波电路、缓冲电路和驱动电路，ニ阶滤波电路一端为离散量输入端，另一端为数据输出端，缓冲电路和驱动电路还与用于控制数据传送和指令译码的译码控制电路连接，ニ阶滤波电 路的ニ阶滤波前的导线上设置有第一连接点，第一连接点上连接有第一继电器Kl和电阻R1，第一继电器Kl包括两档，一档为提拉电源，ー档为模拟接地端AGND ; ニ阶滤波电路的ニ阶滤波后，缓冲电路之前的导线上设置有第二连接点，第二连接点上连接有第二继电器K2和电阻R3，第二继电器包括两档，一档为提拉电源，ー档为数字接地端GND;各路串联的ニ阶滤波电路、缓冲电路和驱动电路的第一连接点与第一连接点之间均连通，第二连接点与第二连接点之间均连通。上述增设了第一继电器K1、第二继电器K2及电阻R1、R3的ニ阶滤波电路包括EMI电路和电平转换电路；离散量输入端与EMI电路之间还设置有用于防止输入异常信号干扰的隔离电路VI，Vl 一般为ニ极管隔离电路，防止输入异常信号干扰；EMI电路由LC网络(LI、Cl)组成，用于滤除输入信号线上叠加的高频噪声和毛刺；电平转换电路由电阻网络RU R2、R3构成，它将接收到的信号转换为ー个TTL兼容逻辑电平并提供过应カ保护；缓冲驱动电路提供隔离和増加强总线驱动并利用施密特特性对信号进行去抖处理的缓冲驱动电路。以下结合具体方案对本专利技术进行详述离散量输入端电压设定在在-O. 3V +1.5V之间。机械开关类型触点空/地型输入，取 Rl=2. 7ΚΩ，R2=27KQ , R3=10KQ ;电子开关型输入，取 Rl=8. 2ΚΩ，R2=100KQ ,R3=39KQ。外部开关(K3)闭合时，通过机械开关触点电流为5. 3mA，通过电子开关的电流为I.5mA，此时输入采样应是ー个TTL低电平。开关(K3)断开时，输入采样应是ー个TTL高电平。由于缓冲驱动电路器件输入阻抗很大，并且逻辑“O”电平为-O. 3V O. 8V，逻辑“I”电平为3. 5V 5V (对于中间无效态O. 8V 3. 5V，通过Rl提拉为高电平)，因此可计算參数如下当K3闭合时，计算Rl阻值Rl= (15-0. 3) V/5. 3mA 2· 8K Ω，取 Rl = 2· 7K Ω ；当K3 断开时，Vl 端电压 V1=R3/ (R1+R2+R3) X 15V ；取Vl=3. 75V, R3=10K Ω，则 R2=27K Ω ；所以，对机械开关型触点空/地型输入，取Rl=2. 7K Ω，R2=27K Ω，R3=10K Ω。对于电子开关型输入Rl= (15-0. 3)/I. 5mA=9. 8K Ω，取 Rl=8. 2ΚΩ ;同样取 R2=100K Ω ；R3= (R1+R2) X R4/ (15-4) =39Κ Ω (开关截止时，取 Vl=4. OV)，取 R3=39K Ω。该离散量多通道信号输入处理中，BIT测试电路主要由“两个继电器(Kl、Κ2)进行状态组合切換”完成各通道信号自测试。在执行外部离散量信号输入米样时，继电器Kl置初态为“+15V”,继电器Κ2置初态为“GND”;对于外部继电器Κ3的“开路“状态(逻辑”0 “)，“接地“状态(逻辑”1 “)，能通过总线正确读取两种状态。在执行BIT测试吋，继电器Κ3置开路状态，继电器Kl置状态为“AGND”，继电器Κ2分别置“GND”(逻辑”0 “)或“5V”(逻辑”1 “)，能通过总线正确读取两种状态。一般情况下，AGND及GND先分别接地，最后模块外部一点共地，消除地线干扰。该BIT测试电路，在百余路正常信号处理电路中仅额外增加两个组合继电器，电路简单、实用 可靠，极大提高电路的可测试性和可靠性。权利要求1.一种多路地/开离散量输入信号的BIT测试电路，包括至少两路依次串联的二阶滤波电路、缓冲电路和驱动电路，二阶滤波电路一端为离散量输入端，另一端为数据输出端，所述缓冲电路和驱动电路还与用于控制数据传送和指令译码的译码控制电路连接，其特征在于所述二阶滤波电路的二阶滤波前的导线上设置有第一连接点，第一连接点上连接有第一继电器和电阻，第一继电器包括两档，一档为提拉电源，一档为模拟接地端；所述二阶滤波电路的二阶滤波后，缓冲电路之前的导线上设置有第二连接点，第二连接点上连接有第二继电器和电阻，第二继电器包括两档，一档为提拉电源，一档为数字接地端；所述各路串联的二阶滤波电路、缓冲电路和驱动电路的第一连接点与第一连接点之间均连通，第二连接点与第二连接点之间均连通。2.根据权利要求I所述的多路地/开离散量输入信号的BIT测试电路，其特征在于所述增设了第一继电器、第二继电器及电阻的二阶滤波电路包括EMI电路和电本文档来自技高网...

【技术保护点】
一种多路地/开离散量输入信号的BIT测试电路，包括至少两路依次串联的二阶滤波电路、缓冲电路和驱动电路，二阶滤波电路一端为离散量输入端，另一端为数据输出端，所述缓冲电路和驱动电路还与用于控制数据传送和指令译码的译码控制电路连接，其特征在于：所述二阶滤波电路的二阶滤波前的导线上设置有第一连接点，第一连接点上连接有第一继电器和电阻，第一继电器包括两档，一档为提拉电源，一档为模拟接地端；所述二阶滤波电路的二阶滤波后，缓冲电路之前的导线上设置有第二连接点，第二连接点上连接有第二继电器和电阻，第二继电器包括两档，一档为提拉电源，一档为数字接地端；所述各路串联的二阶滤波电路、缓冲电路和驱动电路的第一连接点与第一连接点之间均连通，第二连接点与第二连接点之间均连通。

【技术特征摘要】

【专利技术属性】
技术研发人员：曹兴冈，彭刚锋，孙允明，赵刚，解启水，
申请(专利权)人：中国航空工业集团公司第六三一研究所，
类型：发明
国别省市：