阻挡层、成膜方法以及处理系统技术方案

本发明专利技术提供一种阻挡层、成膜方法以及处理系统。该成膜方法用于对被处理体实施成膜处理，该被处理体在表面形成有绝缘层(1)，该绝缘层(1)由具有凹部(2)的low-k膜构成，金属层(3)暴露于该凹部(2)的底面，该成膜方法包括：第1金属含有膜形成工序，其用于形成第1金属含有膜，该第1金属含有膜含有第1金属、例如钌(Ru)；第2金属含有膜形成工序，其在上述第1金属含有膜形成工序之后进行，用于形成第2金属含有膜，该第2金属含有膜含有对填充到上述凹部中的填充金属具有阻挡性的第2金属、例如锰(Mn)。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及用于对在表面形成有绝缘层的被处理体、例如半导体晶圆实施成膜处理的技术，该绝缘层由具有凹部的low-k膜构成，金属层暴露于该凹部的底面。
技术介绍
通常，在制造半导体器件时，对半导体晶圆重复进行成膜处理、图案蚀刻处理等各种处理而制造所希望的器件，由于半导体器件的进一步高集成化和高微细化的要求，线宽、孔径越来越微细化。另外，作为布线材料、向沟槽、孔等凹部内填充的填充材料，由于各种尺寸的微细化，根据进一步减小电阻的需要，倾向于使用电阻非常小且低价的铜(参照日本特开2004-107747号公报)。另外，将铜用作该布线材料、填充材料时，考虑到对铜的向该布线材料、填充材料的下层的扩散阻挡性等，通常，将钽金属(Ta)、氮化钽(TaN)膜等用作阻 挡层。另外，用铜填充上述凹部内时，首先，在等离子体溅射装置内，在包含该凹部内的整个壁面在内的晶圆整个表面形成由铜膜构成的较薄的晶种膜，接着，通过在晶圆整个表面实施镀铜处理而完全地填充凹部内。然后，利用CMP(化学机械研磨Che micalMechanical Polishing)处理等对晶圆表面的多余的铜薄膜进行研磨处理而除去。关于这一点，参照图12进行说明。图12是表示半导体晶圆的凹部的以往的填充工序的图。在形成于该半导体晶圆W的由例如SiO2膜构成的层间绝缘膜等绝缘层I的表面，利用单大马士革镶嵌(Single Damascene)结构、双大马士革镶嵌(Dual Damascene)结构、三维安装结构等形成有与导通孔、通孔、槽(沟槽)等对应的凹部2，该凹部2形成为在该凹部2的底部由例如铜构成的下层的布线层3为暴露状态。具体而言，该凹部2由细长地形成的截面凹状的槽(沟槽)2A和在该槽2A的底部的一部分形成的孔2B构成，该孔2B为导通孔、通孔。另外，上述布线层3暴露于该孔2B的底部，与下层的布线层、晶体管等元件进行电连接。另外，对于下层的布线层、晶体管等元件，省略了图示。上述凹部2的宽度或者内径随着设计规则的微细化而变得非常小，小至例如120nm左右，径深比(aspect ratio)为例如2 4左右。另外，对于扩散防止膜和蚀刻终止(etching stop)膜等，省略图示并简化形状地进行记载。预先利用等离子体溅射装置将由例如TaN膜和Ta膜的层叠结构构成的阻挡层4以也包含上述凹部2内的内表面在内的方式大致均匀地形成在该半导体晶圆W的表面(参照图12的(A))。然后，利用等离子体溅射装置在包含上述凹部2内的表面在内的晶圆整个表面形成作为金属膜的由较薄的铜膜构成的晶种膜6(参照图12的(B))。通过在上述晶圆表面实施镀铜处理，用例如由铜膜构成的金属膜8将上述凹部2内填充(参照图12的(C))。然后，利用上述的CMP处理等对上述晶圆表面的多余的金属膜8、晶种膜6及阻挡层4进行研磨处理而除去。另外，以进一步提高上述阻挡层的可靠性为目标而进行了各种各样的开发，特别是代替上述Ta膜、TaN膜而使用了 Mn膜、CuMn合金膜的自发形成阻挡层受到了关注(参照日本特开2005-277390号公报)。因为该Mn膜、CuMn合金膜利用溅射来成膜、并且该Mn膜、CuMn合金膜自身为晶种膜，所以能够直接在其上方形成镀Cu层，通过镀后实施退火而自发调整地与作为下层的绝缘膜的SiO2层反应，在该SiO2层与Mn膜、CuMn合金膜的交界部分形成MnSixOy (x、y :任意的正数)膜、或者、通过Mn与SiO2层的氧反应生成的猛氧化物MnOxU :任意的正数)膜这样的阻挡膜，因此，具有也能够削减制造工序数这样的优点。另夕卜，锰氧化物按照Mn的价数的不同存在Μη0、Μη304、Μη203、Μη02等种类，在本说明书中，将这些统称而记为MnOx。另外，研究了利用CVD法来进行MnSixOy膜、或者MnOx膜的成膜(参照日本特开2008-013848号公报)，该CVD法能够以优于溅射法的阶梯覆盖性对微细的线宽、孔径沉积膜。然而，近来，由于半导体装置的进一步的高速动作的要求而需要进一步降低层间绝缘膜的介电常数，根据这样的要求，研究了从将由TEOS形成的氧化硅膜用作层间绝缘膜的材料到将由含有例如甲基等有机基的SiOC、SiCOH等构成的low-k膜用作介电常数更低的材料。在此，使用上述TEO S形成的氧化硅膜的介电常数为4. I左右，SiOC的介电常数为3. O左右。但是，在将low-k膜用作层间绝缘膜的情况下，存在这样的问题即使利用CVD 法包含该凹部内的暴露面在内地在介电常数较低的层间绝缘膜的表面实施Mn含有膜的成膜处理，MnOx膜也几乎不会沉积，因此，无法形成阻挡层。
技术实现思路
本专利技术提供一种用于有效地对在表面形成有绝缘层的被处理体形成具有阻挡性的薄膜的技术，该绝缘层由具有凹部的low-k膜构成，金属层暴露于该凹部的底面。本专利技术者对使Mn、MnOx等Mn含有膜沉积在介电常数较低的绝缘层的表面的方法进行了深入研究，结果，得到了这样的见解通过在进行Mn含有膜的成膜处理之前在绝缘层的表面将例如Ru等金属膜形成为基底膜，能够有效地使Mn含有膜沉积，由此，达成了本专利技术。采用本专利技术的第I技术方案，提供一种成膜方法，其用于对在表面形成有绝缘层的被处理体实施成膜处理，该绝缘层由具有凹部的low-k膜构成，金属层暴露于该凹部的底面；该成膜方法包括以下工序第I金属含有膜形成工序，其用于形成第I金属含有膜，该第I金属含有膜含有第I金属；第2金属含有膜形成工序,其在上述第I金属含有膜形成工序之后进行，其用于形成第2金属含有膜，该第2金属含有膜含有第2金属，该第2金属对填充到上述凹部中的填充金属具有阻挡性；上述第2金属为Mn。在上述第I技术方案的成膜方法中，也可以交替地进行上述第I金属含有膜形成工序和上述第2金属含有膜形成工序，在此情况下，在最后进行的可以是上述第I金属含有膜形成工序。在上述第I技术方案的成膜方法中，上述第I金属含有膜形成工序和上述第2金属含有膜形成工序能够在同一个处理容器内连续地进行。采用本专利技术的第2技术方案，提供一种成膜方法，其用于对在表面形成有绝缘层的被处理体实施成膜处理，该绝缘层由具有凹部的low-k膜构成，金属层暴露于该凹部的底面；该成膜方法具有合金膜形成工序，其用于形成合金膜，该合金膜包括第I金属、对填充到上述凹部中的填充金属具有阻挡性的第2金属、作为上述填充金属的材料的第3金属；上述第2金属为Mn。上述第I技术方案和第2技术方案的成膜方法还能够具有用上述填充金属将上述凹部内填充的填充工序。在上述第I技术方案和第2技术方案的成膜方法中，上述low-k膜能够由I种以上的膜构成，该I种以上的膜从由SiOC膜、SiCOH膜、SiCN膜、多孔质二氧化硅膜、多孔质甲基倍半娃氧烧(Methyl Silsesquioxane)膜、聚芳醚(Polyarylene)膜、SiLK(注册商标)膜、氟碳(Fluorocarbon)膜构成的群中选择。在上述第I技术方案和第2技术方案的成膜方法中，上述第I金属能够设为从由Ru、Fe、Co、Ni、Rh、Pd、Os、Ir、Pt、Ti、Ta、Zr、W、Al、V、Cr 构成的群中选择的 I 种以上的元素。在上述第I技术方案和第2技术方案的成膜方法中，能够将从由Cp2M本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：三好秀典，
申请(专利权)人：东京毅力科创株式会社，
类型：发明
国别省市：