一种提高DDS信号源输出可靠性的方法及系统技术方案

本发明专利技术属于数字信号处理技术领域，涉及一种提高DDS信号源输出可靠性的方法及系统。本方法中DDS信号源的微处理器通过上位机的控制参数生成DDS芯片的配置参数，输入DDS模块，同时存储；对某个能反映DDS模块工作状态的中间信号的频率进行监控，同时与根据DDS模块的配置参数得到的该中间信号的正常频率进行比较，一旦发现二者不一致，则表明DDS信号源工作异常，发送一个中断信号给微处理器，读取存储的配置参数，重新发送至DDS芯片，使其正常工作。本发明专利技术能够有效提高信号源输出控制可靠性，所设计的系统能适应机载和强干扰环境下的工作。

【技术实现步骤摘要】

本专利技术属于数字信号处理
，涉及ー种提高DDS信号源输出可靠性的方法及系统。
技术介绍
随着现代电子技术的不断发展，信号源广泛应用于通信、雷达、导航、遥控遥测以及电子测量等领域，信号源性能的好坏在很大程度上决定了系统的性能，而对信号源的要求不仅是体现在多功能及高性能上，对环境的适应性及可靠性也提出更高的要求。随着系统集成度、复杂度的増加，信号源的工作环境越来越恶劣，比如不同频段的射频干扰、各种电磁干扰造成程序运行错误或芯片工作异常等现象，因此如何保障信号源能够稳定和可靠地运行变得更加重要。可靠性问题是由多种原因引起的。主要有电源浪涌电压及电压噪声干扰、空间电磁干扰及电子元器件可靠性等因素。对于电源浪涌电压及电压噪声干扰，一般采用优化电 路布线减小电源传输线的长度、对远离直流电源的电路增加旁路电容的方法解决；对于空间电磁干扰问题，一般采用对敏感电路采用屏蔽结构布线、对敏感系统采用屏蔽外壳设计；对于电子元器件的可靠性问题，采用优化电子元器件设计、集成保护模块的方法。这些方法均能起到抗干扰和优化可靠性的作用，但是对于瞬间的冲击导致的信号源控制异常致使信号源工作异常的情况便无能为力，特别体现在高频信号源中，因此如何提高可靠性的问题亟待解决。DDS(DirectDigital Frequency Synthesizer直接数字频率合成技术)技术,具有频率分辨率高、频率切換速度快、切換相位连续、输出信号相位噪声低、可编程、全数字化易于集成等优点，而被广泛应用在信号源装置设计中。如国外电子测量技术2011年第30卷的《基于AD9910的调频信号发生器设计》论述了利用DDS芯片AD9910实现60MHz中频信号输出；电子科技2011年第24卷的《基于9910的雷达信号发生器设计》论述了利用FPGA控制DDS芯片产生75MHz雷达模拟信号，但现有的系统并没有针对上述可靠性问题采取有效措施。
技术实现思路
本专利技术的目的是为了克服已有技术的缺陷，提高DDS信号源可靠性，提出ー种提高DDS信号源输出可靠性的方法及系统。本专利技术是通过下述技术方案实现的一种提高DDS信号源输出可靠性的方法，包括以下步骤步骤1，上位机发送控制參数至DDS信号源的微处理器，使其生成DDS芯片的配置參数，并输入DDS模块，同时将配置參数存储在微处理器中。步骤2，对某个能反映DDS模块工作状态的中间信号的频率进行监控，同时与根据DDS模块的配置參数得到的该中间信号的正常频率进行比较，一旦发现二者不一致，则表明DDS信号源工作异常，发送ー个中断信号给微处理器。所述中间信号不断输出，起到对DDS信号源工作状态进行实时监测的作用。步骤3，微处理器接收到中断信号，读取存储的配置參数，重新发送至DDS芯片，使其正常工作。一种提高DDS信号源输出可靠性的系统，包括逻辑控制模块、中频信号产生模块、中频信号可靠性模块、模拟电源模块和数字电源模块。其中，逻辑控制模块包括数据通信子模块，存储器子模块，參数配置子模块和中断服务子模块；中频信号产生模块包括时钟控制模块，參数计算子模块，DDS内核子模块，DAC(数模转换)子模块和中间信号子模块；中频信号可靠性模块包括信号分频子模块和信号比较子模块。系统各组成部分的连接关系为时钟控制模块分别与參数计算子模块、DDS内核 子模块、DAC子模块相连；參数计算子模块、DDS内核子模块和DAC子模块顺序相连；DDS内核子模块的另ー个输出连接中间信号子模块。数据通信子模块分别连接系统的上位机、存储器子模块和參数配置子模块；存储器子模块的输出分别连接至中断服务子模块、信号比较子模块。信号分频子模块分别与信号比较子模块、中间信号子模块相连。逻辑控制模块的參数配置子模块、中断服务子模块分别连接中频信号产生模块的參数计算子模块，中频信号可靠性模块的信号比较子模块与逻辑控制模块的中断服务子模块相连。模拟电源模块与中频信号产生模块的DAC模块相连，数字电源模块分别与逻辑控制模块、中频信号产生模块和中频信号可靠性模块相连。所述时钟控制模块负责生成系统时钟并进行分配。參数计算子模块接收逻辑控制模块传来的控制參数，井根据其计算出DDS内核所需的工作參数并发送到DDS内核子模块。DDS内核子模块接收工作參数并产生数字DDS信号。DAC子模块将DDS内核子模块产生的数字信号转换为模拟信号。中间信号子模块将与DDS内核子模块相关的中间信号进行提取并输出；该中间信号与DDS内核子模块的实时工作频率一致。所述数据通信子模块实现与上位机的通信，接收控制參数，并通过对控制參数计算得到系统正常工作的參考频率，将控制參数及參考频率存储在存储器子模块中。參数配置子模块，对控制參数进行整理和重组后发送至中频信号产生模块，对其进行參数配置。中断服务子模块接收到中断信号子模块发来的复位信号时，读取存储器内的控制參数，重置中频信号产生模块的工作状态，使其恢复正常。所述信号分频子模块对中间信号子模块发出的中间信号进行分频，使频率小于中频信号可靠性模块系统时钟的1/10，以便进行计算处理，并将分频后的中间信号发送到信号比较子模块；信号比较子模块从存储器模块中提取系统正常工作的參考频率值，并按同样的分频倍数处理后，与分频后的中间信号进行比对，如果频率值不一致，则表示检测到系统工作异常，发送ー个中断信号至中断服务子模块。所述模拟电源模块和数字电源模块的功能为向装置中的模拟电路和数字电路分别提供相隔离的电源。系统的工作过程为上位机给逻辑控制模块的数据通信子模块发送控制指令，逻辑控制模块的參数配置子模块产生參数配置信号发送到中频信号生成模块的參数计算子模块，经过中频信号生成模块的处理后生成模拟DDS信号输出；同时中频信号生成模块的中间信号子模块生成ー个与DDS中频信号相关的、能反映DDS芯片工作状态的中间信号输出到中频信号可靠性模块的信号分频子模块，经过中频信号可靠性模块处理后，若系统エ作异常，则中频信号可靠性模块的中断信号子模块将发送ー个中断信号给逻辑控制模块的中断服务模块，对中频信号生成模块工作状态进行重置，进而使DDS信号源系统恢复正常工作。有益效果本专利技术方法对比已有技术，能够有效提高信号源输出控制可靠性，所设计的系统能适应机载和强干扰环境下的工作。适用于雷达信号产生
附图说明图I是本专利技术方法的原理图；图2是本专利技术的系统结构示意图；图3是具体实施方式中的系统工作流程。 具体实施方法下面结合实例与附图对本专利技术的实施方法做详细说明一种提高DDS信号源输出可靠性的系统，包括中频信号产生模块、逻辑控制模块、可靠性控制模块、模拟电源模块和数字电源模块，其结构如图2所示。本实施例中，逻辑控制模块采用一片AT89C51型单片机芯片作为核心，AT89C51通过RS232串行通信端ロ与上位机连接，接收上位机发送的控制參数，之后由设定的參数配置端ロ向中频信号产生模块发送配置參数。中频信号产生模块采用ー块AD9910直接数字频率合成芯片作为核心，AD9910芯片集成了一个锁相环倍频器，对输入时钟进行倍频，起到了时钟控制模块的作用。AD9910通过串行数据端ロ连接到逻辑控制模块，接收到逻辑控制模块发送的控制參数后，根据控制參数给定的工作模式和数据，由内部电路计算出DDS内核工作參数并发送至A本文档来自技高网...

【技术保护点】
一种提高DDS信号源输出可靠性的方法，其特征在于：包括如下步骤：步骤1，上位机发送控制参数至DDS信号源的微处理器，使其生成DDS芯片的配置参数，并输入DDS模块，同时将配置参数存储在微处理器中；步骤2，对某个能反映DDS模块工作状态的中间信号的频率进行监控，同时与根据DDS模块的配置参数得到的该中间信号的正常频率进行比较，一旦发现二者不一致，则表明DDS信号源工作异常，发送一个中断信号给微处理器；步骤3，微处理器接收到中断信号，读取存储的配置参数，重新发送至DDS芯片，使其正常工作。

【技术特征摘要】

【专利技术属性】
技术研发人员：曲秀杰，汤励，苏广川，
申请(专利权)人：北京理工大学，
类型：发明
国别省市：