延迟时间可调的芯片过流保护电路制造技术

本发明专利技术涉及集成电路设计领域。为解决传统过流保护技术中开关管闭合瞬间的大电流引起过流误判断以及影响正常过流保护功能的问题，本发明专利技术采取的技术方案是，延迟时间可调的芯片过流保护电路，包含前沿消隐LEB模块和过流比较器两部分，采样到的开关管DRV电流通过电阻转换为电压，通过前沿消隐模块，经过一段时间的延迟后，采样电压传递到比较器正端，当电压大于比较器参考电压Vref时，比较器输出ocp为高电平，比较器输出ocp控制开关管DRV为低电平，即出现过流情况时，比较器输出ocp控制开关管DRV断开，使电流下降，当过流情况消失时，过流信号自动解除。本发明专利技术主要应用于集成电路的设计制造。

【技术实现步骤摘要】

本专利技术涉及集成电路设计领域 ，尤其涉及一种PFC电路的延迟时间可调过流保护电路，具体讲，涉及延迟时间可调的芯片过流保护电路。
技术介绍
随着日益增大的对绿色能源的要求，针对电网电流不断升高问题的法规标准逐步实施，功率因数校正技术成为电源管理领域的关键。而过流保护电路是PFC电路不可缺少的重要组成部分。图1-1中开关管电流过大时会引起开关管烧毁，而开关管的导通与关断对输入电流波形以及输出电压至关重要，从而影响到整个功率因数校正电路。传统过流保护电路多采用直接采样比较的方法。然而开关管开启瞬间，由于受开关噪声的影响，开关管上的电流非常大，现有的过流保护技术易引起过流误判断及误动作，影响正常的过流保护功能。必须设计前沿消隐电路，使过流保护电路有一定的延迟以避免这类误动作的发生。
技术实现思路
本专利技术旨在克服现有技术的不足，解决传统过流保护技术中开关管闭合瞬间的大电流引起过流误判断以及影响正常过流保护功能的问题，为达到上述目的，本专利技术采取的技术方案是，延迟时间可调的芯片过流保护电路，包含前沿消隐LEB模块和过流比较器两部分，采样到的开关管DRV电流通过电阻转换为电压，通过前沿消隐模块，经过一段时间的延迟后，采样电压传递到比较器正端，当电压大于比较器参考电压Vref时，比较器输出ocp为高电平，比较器输出ocp控制开关管DRV为低电平，即出现过流情况时，比较器输出ocp控制开关管DRV断开，使电流下降，当过流情况消失时，过流信号自动解除。前沿消隐模块的结构为由电流源、NMOS管NI、电容C、反相器、传输管组成，电流源输出经B点连接到NMOS管NI漏极，NMOS管NI源极、漏极间为电容C，B点经一个反相器连接到A点，A点连接到传输管一个控制端，A点经另一个反相器连接到传输管另一个控制端，DRV通过反相器连接到NMOS管NI栅极，DRV = 0时，即开关管断开时，此时NMOS管NI导通，从而传输管断开，Vin为低电平，即开关管断开时，其电流为0，而电感放电，电感电流减小，不会出现过流情况；DRV = I时，开关管闭合，此时NMOS管NI断开，电流源给电容C充电，经过延迟时间后，B点电压充电到NMOS管NI导通阈值，从而使传输管导通，将采样电压Vcs传递给Vin ;通过改变NMOS管NI宽长比以调节镜像的电流大小或者改变电容值可实现延迟时间可调。过流比较器结构为输入电压Vin、参考电压Vref分别连接到一对差分MOS管的栅极，差分放大器经反相器进行输出，当输入电压Vin大于参考电压Vref时，即出现过流时，经过反相器整形，比较器输出ocp为高电平，该过流信号通过DRV信号控制开关管断开，使电流减小。当过流情况消失时，即检测到采样电压Vin小于参考电压Vref时，过流信号ocp为低电平,过流自动解除。本专利技术的技术特点及效果本专利技术的过流保护电路增加了前沿消隐电路，避免了在开关管闭合瞬间传统过流保护技术中存在的过流误判断以及影响正常过流保护功能的问题。当出现过流情况时，通过过流信号控制开关管断开，使电流下降；当过流情况消失时，自动解除过流信号。消隐电路的延迟时间通过调节消隐模块的电流源或者电容实现可调。附图说明图I过流保护电路框图。图2前沿消隐电路框图。 图3前沿消隐电路。图4过流比较器结构。具体实施例方式为解决传统过流保护技术中开关管闭合瞬间的大电流引起过流误判断以及影响正常过流保护功能的问题，本专利技术提出了一种延迟时间可调的过流保护电路。出现过流情况时，过流信号控制开关管断开，使电流下降；当过流情况消失时，过流信号自动解除。延迟时间可通过调节电流源或者电容实现可调。图I为本专利技术过流保护电路框图，包含前沿消隐LEB模块和过流比较器两部分。采样到的开关管电流通过电阻转换为电压，通过前沿消隐模块，经过一段时间的延迟后，将采样电压传递到比较器正端，当电压大于参考电压Vref时，比较器输出ocp为高电平，该过流信号控制DRV为低电平，即出现过流情况时，过流信号ocp控制开关管断开，使电流下降。当过流情况消失时，过流信号自动解除。图2为前沿消隐电路框图，开关管闭和即DRV为高电平时，直到电流源给电容充电到超过NMOS管导通阈值，传输门导通，从而将采样电压传递到比较器正端。延迟时间可通过调节电流源或者电容实现可调。图3为前沿消隐电路。DRV = 0时，即开关管断开时，此时NI管导通，B为低电平，A为高电平，从而传输管断开，Vin为低电平，即开关管断开时，其电流为0，而电感放电，电感电流减小，不会出现过流情况。DRV= I时，开关管闭合，此时NI管断开，电流源给电容C充电，经过Tblangking延迟时间后，B点电压充电到NMOS管导通阈值，从而使图中的传输门导通，将采样电压Vcs传递给Vin。通过改变MOS管宽长比以调节镜像的电流大小或者改变电容值可实现延迟时间可调。图4为过流比较器结构，当Vin大于参考电压Vref时，即出现过流时，经过反相器整形，比较器输出ocp为高电平，该过流信号通过DRV信号控制开关管断开，使电流减小。当过流情况消失时，即检测到采样电压Vin小于参考电压Vref时，过流信号ocp为低电平，过流自动解除。权利要求1.一种延迟时间可调的芯片过流保护电路，其特征是，包含前沿消隐LEB模块和过流比较器两部分，采样到的开关管DRV电流通过电阻转换为电压，通过前沿消隐模块，经过一段时间的延迟后，采样电压传递到比较器正端，当电压大于比较器参考电压Vref时，比较器输出ocp为高电平，比较器输出ocp控制开关管DRV为低电平，即出现过流情况时，比较器输出ocp控制开关管DRV断开，使电流下降，当过流情况消失时，过流信号自动解除。2.如权利要求I所述的延迟时间可调的芯片过流保护电路，其特征是，前沿消隐模块的结构为由电流源、NMOS管NI、电容C、反相器、传输管组成，电流源输出经B点连接到NMOS管NI漏极，NMOS管NI源极、漏极间为电容C，B点经一个反相器连接到A点，A点连接到传输管一个控制端，A点经另一个反相器连接到传输管另一个控制端，DRV通过反相器连接到NMOS管NI栅极，DRV = 0时，即开关管断开时，此时NMOS管NI导通，从而传输管断开，Vin为低电平，即开关管断开时，其电流为0，而电感放电，电感电流减小，不会出现过流情况；DRV = I时，开关管闭合，此时NMOS管NI断开，电流源给电容C充电，经过延迟时间后，B点电压充电到NMOS管NI导通阈值，从而使传输管导通，将采样电压Vcs传递给Vin ；通过改变NMOS管NI宽长比以调节镜像的电流大小或者改变电容值可实现延迟时间可调。3.如权利要求I所述的延迟时间可调的芯片过流保护电路，其特征是，过流比较器结构为输入电压Vin、参考电压Vref分别连接到一对差分MOS管的栅极，差分放大器经反相器进行输出，当输入电压Vin大于参考电压Vref时，即出现过流时，经过反相器整形，比较器输出ocp为高电平，该过流信号通过DRV信号控制开关管断开，使电流减小。当过流情况消失时，即检测到采样电压Vin小于参考电压Vref时，过流信号ocp为低电平，过流自动解除。全文摘要本专利技术涉及集成电路设计领域。为解决传统过流保护技术中开关管闭合瞬间的大电流引起过流误判断以及影响正常本文档来自技高网...

【技术保护点】
一种延迟时间可调的芯片过流保护电路，其特征是，包含前沿消隐LEB模块和过流比较器两部分，采样到的开关管DRV电流通过电阻转换为电压，通过前沿消隐模块，经过一段时间的延迟后，采样电压传递到比较器正端，当电压大于比较器参考电压Vref时，比较器输出ocp为高电平，比较器输出ocp控制开关管DRV为低电平，即出现过流情况时，比较器输出ocp控制开关管DRV断开，使电流下降，当过流情况消失时，过流信号自动解除。

【技术特征摘要】

【专利技术属性】
技术研发人员：高静，付园园，姚素英，徐江涛，史再峰，
申请(专利权)人：天津大学，
类型：发明
国别省市：