本发明专利技术公开了一种具有光耦保护功能的模块，其特征在于：其包括采样比较器、LEB前沿触发模块、控制逻辑模块和触发锁存模块；所述采样比较器负输入端接基准电压VREF，正输入端接检测电压DET，输出端连接控制逻辑模块的第一输入端；所述LEB前沿触发模块的输入端连接DRV信号，此信号是驱动输出管得反馈信号，输出端连接所述控制逻辑模块的第二个输入端；所述控制逻辑模块第三输入端连接使能信号POR，此信号用于上电复位；所述触发锁存模块输入端接所述控制逻辑模块的输出端。本发明专利技术能有效的实施光耦保护功能，当外部光耦器件发生短路获知开路的时候，此模块触发工作，可以保护开关电源不发生炸机现象，此装置可以运用到反激式光耦次级反馈的开关电源中。
【技术实现步骤摘要】
本专利技术是为了 LED日光灯电源的可靠性而设计的具有在外部光耦损坏的情况下保护整个电源的模块，使其正常关闭，而不会炸机。属于开关电源领域。
技术介绍
随着电子产品的大量普及，开关电源已经成为集成电路设计的一大主要门类，并向着高效率、低成本、高可靠性三大方向不断发展。由于电源电路是对下级多个系统和电路供电，涉及到整个电子产品的使用安全性，所以电源电路的可靠性设计就相当重要，如今的开关电源设计中都包括了大量的保护模块设计，如过温保护、过压保护、过流保护等等，但电路的异常工作状态千变万化，很多情况是不可预知的，所以保护设计如今只有更全面的，没有最全面的，目前欧盟已经提出了对光耦保护的要求，但是还没有形成标准和统一。本设·计就是在普通PFC开关电源电路的基础上，内部增加了光耦保护模块，设计出一款具有光率禹保护功能开关电源电路，这样在保证闻效率的同时，进一步提闻了电路的工作可罪性。
技术实现思路
本专利技术的目的是设计一个具有光耦保护功能的开关电源电路的光耦保护模块。本专利技术为实现上述目的，采用如下技术方案一种具有光耦保护功能的模块，其特征在于其包括采样比较器、LEB前沿触发模块、控制逻辑模块和触发锁存模块；所述采样比较器用于检测检测电压DET的大小，根据输入电压的大小来判断是否触发保护，负输入端接基准电压VREF，正输入端接检测电压DET，输出端连接控制逻辑模块的第一输入端；所述LEB前沿触发模块用于消隐由外部功率MOS管关闭的时候，变压器辅助绕组出现的尖峰电压，使系统不会误触发，其输入端连接DRV信号，此信号是驱动输出管得反馈信号，输出端连接所述控制逻辑模块的第二个输入端；所述控制逻辑模块用于控制时序，其第三输入端连接使能信号P0R，此信号用于上电复位；所述触发锁存模块输入端接所述控制逻辑模块的输出端，用于由控制逻辑模块输出的触发信号来触发锁存，锁存后电源电压被下拉，使系统关闭，保护整个系统，要使系统开启，则必须系统掉电后从新上电端。其具体特征在于所述采样比较器包括输入差分NMOS管N3、NM0S管N4、PM0S管PUPMOS管P2、PM0S管P3、NMOS管NI、NMOS管N2、电流源Il和反相器12 ;NM0S管N3的栅端接检测电压DETjf端接PMOS管Pl的漏端和栅端；PM0S管Pl的栅漏短接接PMOS管P2的栅端；PM0S管Pl和PMOS管P2的源端接低压电源电压VCC ；PM0S管P2的漏端接PMOS管P3的栅端和差分NMOS管N4的漏端，NMOS管N4的栅端接基准电压VREF，差分NMOS管N4的源端接NMOS管N3的源端，NMOS管N3和NMOS管N4源端的公共连接点连接NMOS管N2的漏端，NMOS管NI栅漏短接连接NMOS管N2的栅端和NMOS管N5的栅端；NM0S管N5的漏端连接PMOS管P3的漏端；NM0S管NI漏端与电源电压VCC之间连接有电流源Il ;NM0S管附、匪03管吧、匪05管N3、NMOS管N4和NMOS管N5的源端接地；NM0S管N5的漏端和PMOS管P3的漏端接反相器12的输入端，反相器12的输入端连接到逻辑控制模块的输入端；所述LEB前沿触发模块包括反相器14、反相器15、施密特触发器16、反相器17、PMOS管P4、PM0S管P5、和电流源13 ;驱动信号DRV连接输入反相器14的输入端，反相器14的输出端连接反相器15的输入端，反相器15的输出端连接NMOS管N6的栅端，NMOS管N6的漏端连接PMOS管P5的漏端，电容Cl的一端和施密特触发器16的输入端，PMOS管P4的栅端和漏端短接连接到PMOS管P5的栅端，电流源13连接到PMOS管P4的栅端和漏端的连接点，以提供PMOS管P4静态电流；PM0S管P4、PM0S管P5源端接电源电压VCC ;电容Cl、电流源13的另一端和NMOS管N6的源端接地；施密特触发器16的输入端连接反相器17的输入端，反相器17的输入端连接到逻辑控制模块的输入端；所述控制逻辑模块包括与非门18、反相器19、反相器110、或非门Ill和或非门112 ;反相器17和反相器12的输入端接与非门18的输入端，与非门18的输出端接反相器19的输入端；反相器IlO的输入端接使能信号POR ;或非门Ill和或非门112组成RS触发器，反相器19和反相器IlO的输出端分别接RS触发器的R端和S端；所述RS触发器输出连接到所述触发锁存模块的输入端；所述触发锁存模块包括高压PMOS管P6、NM0S管N7、NM0S管N8、电阻R1、电阻R2、电阻R3、电阻R4和电阻R5 ；NM0S管N7的栅端连接电阻Rl的一端，NMOS管N7的漏端连接低压电源VCC，NMOS管N7的源端连接电阻R2的一端、电阻R3的一端和高压NMOS管N8的栅端，电阻Rl的另一个端、电阻R2的另一个端和高压NMOS管NS的源端连接在一起连接到地；电阻R3的另一端连接到高压PMOS管P6的漏端，高压PMOS管P6的栅端连接电阻R4的一端和电阻R5的一端，电阻R4的另一端连接高压NMOS管N8的漏端，电阻R5的另一端连接高压PMOS管P6的源端，其公共的连接点接高压电源电压VDD。本专利技术的优点在于提出了一种具有LED日光灯光耦保护功能装置，此装置能有效的实施光耦保护功能，当外部光耦器件发生短路获知开路的时候，此模块触发工作，可以保护开关电源不发生炸机现象，此装置可以运用到反激式光耦次级反馈的开关电源中。附图说明图I是本专利技术光耦保护装置原理方框图。图2是本专利技术电路图。图3是本专利技术的实施线路原理图。图4是部分系统应用线路图。具体实施例方式如图I所示一种具有光耦保护功能的模块，其包括采样比较器、LEB前沿触发模块、控制逻辑模块和触发锁存模块；所述采样比较器负输入端接基准电压VREF，正输入端接检测电压DET，输出端连接控制逻辑模块的第一输入端；所述LEB前沿触发模块的输入端连接DRV信号，此信号是驱动输出管得反馈信号，输出端连接所述控制逻辑模块的第二个输入端；所述控制逻辑模块第三输入端连接使能信号P0R，此信号用于上电复位；所述触发锁存模块输入端接所述控制逻辑模块的输出端。如图2所示所述采样比较器包括输入差分NMOS管N3、NMOS管N4、PMOS管PI、PMOS管P2、PMOS管P3、NMOS管NI、NMOS管N2、电流源Il和反相器12 ；NM0S管N3的栅端接检测电压DET，漏端接PMOS管Pl的漏端和栅端；PM0S管Pl的栅漏短接接PMOS管P2的栅端；PMOS管Pl和PMOS管P2的源端接低压电源电压VCC ；PM0S管P2的漏端接PMOS管P3的栅端和差分NMOS管N4的漏端，NMOS管N4的栅端接基准电压VREF，差分NMOS管N4的源端接NMOS管N3的源端，NMOS管N3和NMOS管N4源端的公共连接点连接NMOS管N2的漏端，NMOS管NI栅漏短接连接NMOS管N2的栅端和NMOS管N5的栅端；NM0S管N5的漏端连接PMOS管P3的漏端；NM0S管NI漏端与电源电压VCC之间连接有电流源Il ;NM0S管NUNMOS管N2、NM0S管N3、NM0S管N4和NMOS管N5的源端接地；NM0S管N5的漏端和PMOS管P3的漏端接反相器12的输入端，反相器12的输入端连接本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种具有光耦保护功能的模块，其特征在于其包括采样比较器、LEB前沿触发模块、控制逻辑模块和触发锁存模块； 所述采样比较器用于检测检测电压DET的大小，根据输入电压的大小来判断是否触发保护，负输入端接基准电压VREF，正输入端接检测电压DET，输出端连接控制逻辑模块的第一输入端； 所述LEB前沿触发模块用于消隐由外部功率MOS管关闭的时候，变压器辅助绕组出现的尖峰电压，使系统不会误触发，其输入端连接DRV信号，此信号是驱动输出管得反馈信号，输出端连接所述控制逻辑模块的第二个输入端； 所述控制逻辑模块用于控制时序，其第三输入端连接使能信号P0R，此信号用于上电复位； 所述触发锁存模块输入端接所述控制逻辑模块的输出端，用于由控制逻辑模块输出的触发信号来触发锁存，锁存后电源电压被下拉，使系统关闭，保护整个系统，要使系统开启，则必须系统掉电后从新上电。2.根据权利要求I所述的一种具有光耦保护功能的模块，其特征在于 所述采样比较器包括输入差分NMOS管N3、NM0S管N4、PM0S管PUPMOS管P2、PM0S管P3、NMOS管NI、NMOS管N2、电流源Il和反相器12 ； NMOS管N3的栅端接检测电压DET，漏端接PMOS管Pl的漏端和栅端；PM0S管Pl的栅漏短接接PMOS管P2的栅端；PM0S管Pl和PMOS管P2的源端接低压电源电压VCC ；PM0S管P2的漏端接PMOS管P3的栅端和差分NMOS管N4的漏端，NMOS管N4的栅端接基准电压VREF，差分NMOS管N4的源端接NMOS管N3的源端，NMOS管N3和NMOS管N4源端的公共连接点连接NMOS管N2的漏端，NMOS管NI栅漏短接连接NMOS管N2的栅端和NMOS管N5的栅端；NM0S管N5的漏端连接PMOS管P3的漏端；NM0S管NI漏端与电源电压VCC之间连接有电流源Il ;NM0S管附、匪03管吧、匪05管N3、NMOS管N4和NMOS管N5的源端接地；NM0S管N5的漏端和PMOS管P3的漏端接反相器12的输入端，反相...
【专利技术属性】
技术研发人员：苏卡，吴建良，马晓辉，吴洁，
申请(专利权)人：无锡市晶源微电子有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。