读相变存储器制造技术

可使用足够高来达到相变存储器元件阈值的读电流来在没有达到该存储器元件阈值的情况下读该元件。在某些情况中，较高的电流可改进性能。该存储器元件没有达到阈值是因为，在触发该存储器元件之前读该元件并停止电流。

【技术实现步骤摘要】

本专利技术一般涉及半导体存储器。
技术介绍
相变存储器设备使用相变材料作为电子存储器，相变材料即可在一般非晶体和一般晶体状态之间电切换的材料。一种类型的存储器元件利用在一种应用中可在一般非晶体和一般晶体局部有序之间或在跨完全非晶体和完全晶体状态之间的整个谱的局部有序的不同的可检测状态之间电切换的相变材料。适用于这样的应用的典型材料包括各种硫属元素化物。在没有施加过温(诸如持续超过150° C)的情况下，相变材料的状态还是非易失性的。当存储器被设为处于表示电阻值的晶体、半晶体、非晶体或半非晶体状态时，即使断开电源也保持该值直到存储器被重新编程。这是因为，所编程的值表示材料的相态或物理状态(例如，晶体或非晶体)。例如可通过对各个字线施加合适的电压以及对各个位线施加合适的电流脉冲来为读操作选中存储单元。位线所达到的电压取决于存储元件的电阻，即存储在所选存储单元中的逻辑值。通过使用读出放大器来检测反映存储器状态的电压和电流中的差异来评估存储在存储单元中的逻辑值。一般，读出放大器包括接收位线电压或相关电压和合适的参考电压的比较器，用于在一段时间之后比较来自存储器的电平。例如，当位线电压在一段时间之后高于参考电压，则所存储的存储器状态被描述为复位或逻辑值“0”，而在其中位线电压低于参考电压的情况中，所存储的逻辑值被描述为置位或“ I ”。访问元件可包括由相变材料制成的阈值开关，类似于串联于此的存储元件。当所应用的电压超出阈值时，该元件从高电阻状况切换(不改变其相)至低电阻状况，并当所流过的电流降到最小保持值以下时，该元件回复到高电阻状况。处于低电阻状况中的访问元件上的电压具有基本上恒定的值(保持电压)，因为动态电阻dv/dl相对较低，所以大多数的电压降是保持电压Vh。在这种情形中，可在没有任何晶体管的情况下有利地提供存储单元的矩阵，然后使用单个工艺流程。在读操作过程中，读电流脉冲引起与位线内在相关联的寄生电容的充电，从而引起所选的位线上的位线电压的相应瞬变。如果正向充电，则各个位线电压朝取决于存储在所选存储单元中的逻辑值的相应稳定值上升。位线电压的瞬变不仅取决于与位线相关联的寄生电容，也取决于存储元件和访问元件的操作参数，诸如阻抗和阈值/保持电压。从而，基于相变材料的存储器的稳健读 出放大器较佳地将允许存储元件和访问元件的操作参数中较大的可变性，并也随温度改变。问题是，这样的可变性通常涉及参考电压和与其比较的位线电压的值之间的辨别容限(discrimination margin)的减少。而且，访问元件的阈值电压的可变性带来何时打开该访问元件以及然后在何时位线电压达到要被读出的稳定状态值的时间上的不确定性。从而，必须对读操作的定时考虑这样的可变性。必然地，由于定时必须基于最坏情况，因此减慢了读操作。同样，为了在读或误读过程中保持单元状态且避免“读干扰”状态变化，优选将存储器存储区上的电压维持在诸如存储器元件的阈值电压VTH(OUm)的最大电压以下。为了避免超过该最大允许的电压，施加于列(column)的电流可能小于快速列充电所期望的电流，这增加了读延迟。因此，常规地，读相变存储器的电流被限为低于存储器元件的阈值电流Ith (oum)，或者限制所施加电压以避免在存储器元件上施加高于其阈值电压Ith(oum)的电压。然而，这些技术都分别增加不期望的读访问时间和/或超出避免对置位的位编程(读干扰)的电流的可能性。读电流的这种限制的一个原因是为了阻止触发相变存储器元件，后者可能要求刷新位来满足预期的数据保持时间。但由于会增加读周期时间且减少与写周期相关的位耐久性，这样的刷新(读后重写)是不理想的。 如果流过选中存储器单元的电流超过阈值电流值Ith(oum)例如几微安培，当该oum上的电压由于与驱动该列电压相关的位移电流而从Vth闪回到Vh时，引起存储元件的焦耳效应的加热，结果可能虚假地对选中的位进行从复位到置位的编程(读干扰)。为了避免存储元件的假编程，例如对所选中列所施加的最大读电流可被限于低于该阈值电流的值。如果小于Ith(oum)的这样小的读电流可涉及相对较慢的位线寄生电容的充电，这意味着读操作所需时间的增加。具体地，在适于以脉冲方式执行读操作的存储器的情况中，增加了初始等待时间，即其中向存储器提供第一地址的第一时间与其中输出所读的第一数据的第二时间之间的时间范围。对越来越快的读操作的要求优选越来越小的从向芯片提供选中地址到数据可供输出的初始读访问延迟等待时间。由于使用低读电流而造成的对所选列充电的延迟增加了数据可供输出之前的该延迟等待时间。减少以脉冲方式读操作的持续时间的一种解决方案是增加存储器的读出放大器 的数量，但这也增加了功耗和相关半导体占用的存储器区域，这增加了芯片成本。因此，存在为更高性能的相变存储器改进读访问时间和/或容限的需求。附图说明图I是本专利技术的一个实施例的电路图；图2A是根据本专利技术的一个实施例，没有使用实际数据的所选中列的电压对时间的理论描述；图2B是根据本专利技术的一个实施例，没有使用实际数据的驱动至所选列的读电流对时间的理论描述；图2C是根据本专利技术的一个实施例，没有使用实际数据的读选通脉冲(strobe)数据锁存电压对时间的理论描述；图3是本专利技术的另一实施例的电路图，其中通过读出对列线充电的斜率(slope)的改变生成对停止读周期的定时，从而检测何时当列被充电至更正向的电压时存储单元选择元件触发；图4A是根据本专利技术的另一实施例，没有使用实际数据的所选中列的电压对时间的理论描述；图4B是图4A的实施例的读电流定时的理论描述；图4C是SH锁存数据信号对时间的理论描述；图5是本专利技术的另一实施例的电路图，其中峰值检测器帮助来设置对图3中的比较器的跟踪参考输入；以及图6是根据本专利技术的一个实施例的系统描述。具体实施例方式参考图I，根据本专利技术的一个实施例，存储器10可包括按照行16和列14排列的存 储单元12的阵列。尽管示出了相对较小的阵列，但本专利技术决不限于任何特定大小的阵列。尽管此处使用了术语“行”和“列”，但它们旨在仅是说明性的，而非对于读出的阵列的类型和样式有所限制。存储器也包括有助于其操作的多条辅助线。具体地，向存储器提供在包含该存储器的芯片中分布电源电压的电源电压线，根据特定的存储器设备实施例，电源电压一般可能是从I到3V，例如I. 8V。还有一条电源电压线(例如，接地电压线GND)分布接地电压或负电压。高电压电源线提供相对较高的电压，该电压由集成在同一芯片上的器件(例如，未示出的电荷泵升压器)生成或者由外部提供给存储器；例如是4. 5-5V，这在写期间是有帮助的。单元12可以是包含相变存储器单元的任何存储器单元。相变存储器单元的示例包括使用硫属元素化物存储器元件12b和可以是双向阈值开关(OTS)的阈值器件12a的那些存储单元。选择或阈值器件是可由硫属元素化物合金构成的双向阈值开关，后者不从非晶相变换到晶相，且经历快速的电场启动的传导性改变，只要流过设备的保持电流存在就保持该传导性改变。在示出的情形中，单元12包括访问、选择或阈值设备12a，以及存储数据位的存储器设备12b。阈值设备12a可具有降低的闪回电压，诸如0. 6V，作为阈值Vth(ots)和保持电压Vh(Ots)之差本文档来自技高网...

【技术保护点】

【技术特征摘要】
2005.03.30 US 11/093,8781.一种方法，包括在由大于相变存储器元件的阈值电流的读电流驱动的地址线上，读未达到阈值的相变存储器元件。2.如权利要求I所述的方法，其特征在于，包括在读所述元件之后且在所述元件到达阈值之前减少所述电流。3.如权利要求I所述的方法，其特征在于，包括读出所选地址线上的电平是高于还是低于参考电平。4.如权利要求I所述的方法，其特征在于，包括将所述存储器元件串联地耦合至不相变的硫属元素化物选择设备。5.如权利要求4所述的方法，其特征在于，包括形成包含具有阈值电压的选择设备的存储器元件阵列，并使用其闪回电压低于所述存储器元件的最小阈值电压的选择设备。6.如权利要求5所述的方法，其特征在于，包括使用其闪回电压比所述存储器元件的最小阈值电压低大约O. 6伏特的选择设备。7.如权利要求5所述的方法，其特征在于，包括使用具有低于其保持电压加上最小存储器元件阈值电压的大约一半的阈值电压的选择设备。8.如权利要求5所述的方法，其特征在于，包括确定所述定址电压的改变率。9.如权利要求5所述的方法，其特征在于，包括检测所述定址线电压的峰值改变率。10.如权利要求9所述的方法，其特征在于，包括将所述地址线的峰值改变率与其后续改变率进行比较。11.一种存储器，包括相变存储器单元的阵列，包含耦合至所述单元的地址线；电流源，以高于所述单元的阈值电流的电流来驱动所述地址线；以及读出放大器，用于读出所述地址线，所述读出放大器用于读出所述定址线并在读出存储器单元状态之后且在触发所述存储器元件之前减少所述电流。12.如权利要求11所述的存储器，其特征在于，所述单元包括与相变存储器元件串联的不可编程的、硫属元素化物选择设备。13.如权利要求11所述的存储器，其特征在于，包括耦合至所述地址线的充电速率检测器。14.如权利...

【专利技术属性】
技术研发人员：W·D·帕金森，G·卡萨格兰德，C·瑞斯塔，R·盖斯塔尔迪，F·贝德司奇，
申请(专利权)人：奥沃尼克斯股份有限公司，
类型：发明
国别省市：