一种具有低编译电压捕获电荷的BE-SONOS结构器件及形成方法技术

本发明专利技术提供一种具有低编译电压捕获电荷的BE-SONOS结构器件，硅衬底上设有多层结构的栅极，所述栅极从下至上包括：氧化硅层（31）、含富氮的氮化硅层（32）、氧化硅层（33）、氮化硅层（34）、阻挡氧化层（35）和控制栅（36），所述氧化硅层与硅衬底相接触。

【技术实现步骤摘要】

本专利技术涉及微电子
，尤其涉及一种具有低编译电压的BE-SONOS结构器件及形成方法。
技术介绍
闪存是非易失存储器件的一种，传统的闪存是利用多晶硅的浮栅极来存储数据，由于多晶硅是导体，所以存储在浮栅极存储的电荷是连续分布的。当有一个泄漏通道的时候，整个浮栅极上存储的电荷都会通过这个泄漏通道而丢失。因此限制闪存按比例缩小能力的最大障碍是其隧穿氧化层厚度不能持续减小。因为在薄的隧穿氧化层情况下，直接隧穿和应力引起的泄漏电流等都会对存储器的漏电控制提出巨大的挑战。最近发展的SONOS结构，用具有电荷陷阱能力的氮化硅层取代原有的多晶硅存储电荷层，由于其用陷阱电荷 存储电荷，所以存储的电荷是离散分布的，这样一个泄漏通道不会引起大的漏电流，因此可靠性大大提高。典型的SONOS结构是由硅衬底(S)-隧穿氧化层(0)-电荷存储层氮化硅(N)-阻挡氧化层(0)-多晶硅栅极(S)组成。这种结构利用电子的隧穿来进行编译，空穴的注入来进行数据的擦除。为使编译和擦除的速度提高，需要较薄的隧穿氧化层(3nm左右)，然而如此薄的厚度使电荷的保持能力和编译/擦除过程中的耐久性会降低。但若采用较厚的隧穿氧化层，编译和擦除就需要较大的电场。擦除时的大电场，会使栅极的电子通过阻挡氧化层到达氮化硅存储层。这些注入的电子与从衬底注入的空穴达到动态的平衡，造成擦除态的饱和，如果更大的电压，会使擦除不能进行，影响器件的性能。如何在低电场的操作中，增进隧穿介电层的效能，实现快速擦除和保持能力以及耐久能力的同时实现是一个新的挑战。Lue 等人在美国专利 US 2006/0198189A1 (^Non-VoIatiIe Memory Cells,Memory Arrays Including the Same and Method of Operation Cells and Arrays” )中公开了一种能带工程的BE-S0N0S结构的隧穿介电层。Lue等人发表的关于BE-S0N0S的技术论文(“BE-S0N0S: A Bandgap Engineered S0N0S with Excellent Performanceand Reliability” . IEEE 2005; “A BE-S0N0S (Bandgap Engineered S0N0S) NAND forPost-Floating Gate Era Flash Memory” IEEE 2007)对这种结构的性能进行了讨论。BE-S0N0S技术已被证实可以提供好的效能，能够实现擦除速度，保持能力和耐久能力的同时提升。Hang-Ting Lue利用氧化娃和氮化娃构建U型能带结构,用两层薄氧化层夹一层薄的氮化硅的0N0层取代底部氧化层的结构。超薄的01/N1/02作为一个没有电荷陷阱的隧穿介质层，这是因为捕获电荷的平均自由程要大于这个0N0层的厚度，电子还没来得及受限，就已经穿过这个层。N2是存储电荷的层，用来存储注入的电荷。03是阻挡氧化层，它可以防止门极电荷的注入。超薄的“01/N1/02”提供了一个“受调制的隧穿势垒”，这个势垒在低电场下会抑制直接隧穿，在高场下由于能带的偏移会有高效的空穴隧穿到存储电荷的氮化硅层，使擦除的效率增加。
技术实现思路
本专利技术针对典型的BE-SONOS结构为了使空穴只穿过底部氧化层(01)，中间薄氮化硅层(NI)和上部氧化层必须达到一定的能带偏移。使空穴隧穿刚好不通过中间介质层(薄氮化硅)的能带偏移是由中间层(薄氮化硅层)对于空穴的势垒决定的。上层氧化层(02)的能带偏移也会影响擦除时空穴进入 电荷存储氮化硅层(N2)。通过改进中间介质层来降低擦除时的操作电压，进一步降低栅极电子的注入。使器件的擦除速度，电荷保持能力和耐久能力达到同步的改进。将存储层的锥形能带结构用于薄ONO层的中间介质层。虽然ONO层足够薄，使其厚度小于电子捕获的平均自由程，这样电子通过这层的时候就电子的捕获能力变弱。但是对于氮化硅层来说，还是会有一些电子在编译的时候被氮化硅的陷阱层所捕获，这些被捕获的电子，可能在编译和擦除的循环中会影响器件的可靠性。为了实现上述目的，本专利技术提供一种具有低编译电压捕获电荷的BE-SONOS结构器件，硅衬底上设有多层结构的栅极，所述栅极从下至上包括 氧化硅层(31)、含富氮的氮化硅层(32)、氧化硅层(33)、氮化硅层(34)、阻挡氧化层(35 )和控制栅(36 )，所述氧化硅层与硅衬底相接触。本专利技术中优选实施例中，所述硅衬底为P型硅衬底。本专利技术中优选实施例中，所述氧化硅层(31)的厚度为I. 5nm、含富氮的氮化硅层(32)厚度在(T3. Onm、氧化硅层(33)的厚度为2nm、氮化硅层(34)的厚度为7nm、阻挡氧化层(35)的厚度为9nm。本专利技术中优选实施例中，所述含富氮的氮化硅层(32)中的Si/N浓度比为0.05 0. 2。本专利技术另外的目的在于提供一种形成上述BE-SONOS结构器件的方法，在硅衬底上先后制备氧化硅层(31)、含富氮的氮化硅层(32)、氧化硅层(33)、氮化硅层(34)、阻挡氧化层(35)和控制栅(36)，后刻蚀除去多余部分形成栅极。本专利技术中优选实施例中，形成的氧化硅层(31)厚度为I. 5nm、含富氮的氮化硅层(32)的厚度在(T3. Onm、氧化硅层(33)厚度为2nm、氮化硅层(34)厚度为7nm、阻挡氧化层(35)厚度为9nm。本专利技术中优选实施例中，所述含富氮的氮化硅层(32)中的Si/N浓度比为0.05 0. 2。本专利技术通过改进BE-SONOS结构中薄ONO层结构，形成具有富氮的氮化硅层的01/rich-N/02层。薄的01/rich_Nl/02结构中具有深陷讲能级的富氮的氮化娃层的低电荷捕获能力，可以降低编译过程中电子在中间薄层的捕获。通过降低被捕获在隧穿层01/rich-Nl/02层中的电子，可以抑制编译和擦除态循环中的不稳定因素，例如阈值电压的漂移，擦除效率下降等问题。附图说明图I是本专利技术提供的具有低编译态捕获电荷的BE-SONOS结构器件的结构示意图。图2是具有01/TN1/02层的BE-SONOS器件保持电荷态的能带示意图。图3是具有01/TN1/02层的BE-S0N0S器件编译态能带图。图4是具有01/TN1/02层的BE-S0N0S器件擦除态的能带示意图。具体实施例方式本专利技术提供利用具有深能级的富氮氮化硅层的低捕获电荷能力来降低BE-SONOS结构器件编译电压的一种捕获电荷存储结构。通过用富氮的氮化硅层替换原有BE-SONOS中的01/N1/02的ONO结构中的NI层来降低BE-SONOS的编译过程中ONO层捕获电子的能力，提高编译和擦除循环中的可靠性。同时可以使富氮的这层做的更厚一点，改善器件的电荷保持能力。以下通过实施例对本专利技术提供的具有低编译电压捕获电荷的BE-SONOS结构器件及形成方法做进一步详细说明，以便更好理解本专利技术提供创造专利技术，但实施例并不限制本 专利技术的保护范围。实施例I 形成具有低编译电压捕获电荷的BE-SONOS结构器件的过程如下 先在P型硅衬底I上制备一层厚度为I. 5nm的薄氧化硅层31 (记为01)，然后在该氧化娃层31上制备一层厚度为2. Onm薄的含富本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种具有低编译电压捕获电荷的BE-SONOS结构器件，其特征在于，硅衬底上设有多层结构的栅极，所述栅极从下至上包括 氧化硅层(31)、含富氮的氮化硅层(32)、氧化硅层(33)、氮化硅层(34)、阻挡氧化层(35 )和控制栅(36 )，所述氧化硅层与硅衬底相接触。2.根据权利要求I所述BE-SONOS结构器件，所述硅衬底为P型硅衬底。3.根据权利要求I所述BE-SONOS结构器件，所述氧化硅层(31)的厚度为I.5nm、含富氮的氮化娃层(32)厚度在(T3. Onm、氧化娃层(33)的厚度为2nm、氮化娃层(34)的厚度为7nm、阻挡氧化层(35)的厚度为9nm。4.根据权利要求I所述BE-SONOS结构器件，所述含富氮...

【专利技术属性】
技术研发人员：田志，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：