多晶硅阵列基板上多晶硅薄膜电阻的测试方法技术

本发明专利技术公开了一种多晶硅薄膜电阻的测试方法，涉及半导体领域，可及时、准确地监测掺杂后的多晶硅薄膜电阻，能够降低生产损失，提高生产效率。所述方法，包括：提供基板和监控片；在所述基板和监控片上同步形成掺杂的多晶硅薄膜、栅极绝缘层，其中，在所述基板上形成的为图案化的多晶硅薄膜，在所述监控片上形成的为图案化的多晶硅薄膜或不具有图案的多晶硅薄膜；对所述监控片上的多晶硅层进行电阻测试。

【技术实现步骤摘要】

本专利技术涉及半导体领域，尤其涉及一种。
技术介绍
薄膜晶体管液晶显不器(ThinFilm Transistor Liquid Crystal Display,TFT-IXD)的主要特点是为每个像素配置了一个半导体开关器件，即薄膜晶体管(Thin FilmTransistor，TFT)。因此，TFT-LCD制造过程中，最重要的一步即在基板上形成TFT阵列(制备多晶硅阵列基板)。具体地，先在基板上形成多晶硅薄膜，多晶硅薄膜再经掺杂形成TFT器件的源漏极，而源漏极处多晶硅薄膜的电阻以及电阻均匀性直接影响到晶体管器件的电学性能，而多晶硅薄膜的导电性能不只与掺杂剂量有关，还与多晶硅薄膜本身的晶粒结构 有关。因此，在晶体管制作过程中需要及时检测多晶硅薄膜的电阻值，以调整多晶硅薄膜的制作工艺和离子注入工艺中的各项参数。现有技术中，一般通过测量多晶硅薄膜的厚度估算薄膜的电阻值，或者通过测定器件的i-v曲线来计算器件源漏极的电阻。在上述过程中，现有技术存在如下问题现有测量方法无法准确且无损地对多晶硅阵列基板上多晶硅薄膜进行电阻测试。现有技术中通过厚度估算的电阻值只是理论计算值，通常与实际值相差较大，通过I-V曲线计算得到的是器件源漏极的电阻，一般是包括多晶硅薄膜在内的多层薄膜的总电阻，也不能准确反映多晶硅薄膜的质量；而其它直接测量多晶硅薄膜电阻的方法如四探针法，又会对对基板膜层(主要是多晶硅薄膜)造成损伤。
技术实现思路
本专利技术所要解决的技术问题在于提供一种，可准确测量多晶硅阵列基板上多晶硅薄膜的电阻，并且测试过程不会对基板膜层造成损伤。为达到上述目的，本专利技术的实施例采用如下技术方案—种，包括a、提供基板和监控片；b、在基板和监控片上同步形成掺杂的多晶硅薄膜、栅极绝缘层，其中，在所述基板上形成的为图案化的多晶硅薄膜，在所述监控片上形成的为图案化的多晶硅薄膜或不具有图案的多晶硅薄膜；c、对所述监控片上的多晶硅薄膜进行电阻测试。进一步地，所述方法，还包括d、如果对所述监控片进行的所述电阻测试的结果符合生产规格要求，则已执行完步骤b的所述基板继续执行后继制程；如果所述电阻测试的结果不符合生产规格要求，则根据所述电阻测试的结果对已执行完步骤b的所述基板进行修正，使所述基板上的多晶硅薄膜符合生产规格要求。可选地，步骤b包括bl、在所述基板和监控片上同步形成多晶硅薄膜；b2、在所述多晶硅薄膜上同步形成栅绝缘层；b3、对所述多晶硅薄膜进行离子注入，形成掺杂区域，所述栅绝缘层作为所述离子注入时的阻挡层。步骤c包括以下子步骤Cl、去除所述监控片上的栅绝缘层；c2、激活所述多晶硅薄膜中的掺杂离子；c3、对所述多晶硅薄膜进行电阻测试。可选地，子步骤c3具体为通过四探针法对所述监控片上的多晶硅薄膜进行电阻测试。可选地，子步骤Cl中采用湿法刻蚀去除所述多晶硅薄膜上的栅绝缘层。可选地，子步骤c2中采用快速退火炉激活所述多晶硅薄膜中的掺杂离子。可选地，子步骤b I具体包括在所述基板和监控片上同步形成缓冲层薄膜；在所述缓冲层薄膜上同步形成非晶硅薄膜；利用准分子激光仪对所述非晶硅薄膜同步进行晶化，以形成多晶硅薄膜。可选地，所述缓冲层薄膜包括Si02薄膜层、SiNx薄膜层或SiO2薄膜层和SiNx薄膜层形成的复合层。可选地，所述非晶娃薄膜的厚度为40nm 200nm。可选地，步骤b还包括以下步骤b4、在所述基板和监控片上形成栅极图案、保护层、源电极图案和漏电极图案；或在基板上形成栅极图案、保护层、源电极图案和漏电极图案，在监控片上形成栅金属层、保护层、源漏金属层。可选地，子步骤b2中所述栅绝缘层包括Si02薄膜层、SiNx薄膜层或SiO2薄膜层 和SiNj^膜层形成的复合层。本专利技术实施例所述的，通过设置监控片，在所述基板和监控片上同步形成掺杂的多晶硅薄膜、栅极绝缘层，然后对监控片上的多晶硅薄膜进行电阻测试，根据监控片电阻测试的结果决定监控片所监控的基板是否继续执行后继制程。本专利技术实施例所述测试方法，通过监控片间接对基板上多晶硅薄膜进行电阻进行测试，能及时、准确地监控基板上多晶硅薄膜的电阻，并且测试过程不会对基板膜层造成损伤，有利于对多晶硅薄膜质量做出正确评价，能够降低生产损失，提高生产效率。附图说明图I为本专利技术实施例中流程图一；图2为本专利技术实施例中流程图二 ；图3为本专利技术实施例中流程图三；图4为本专利技术实施例中流程图四。具体实施例方式本专利技术实施例提供一种，可及时、准确地监测掺杂后多晶硅薄膜的电阻，能够降低生产损失，提高生产效率。下面结合附图对本专利技术实施例进行详细描述。此处所描述的具体实施方式仅仅用以解释本专利技术，并不用于限定本专利技术。实施例一本专利技术实施例提供一种，如图I所示，该方法包括 a、提供基板和监控片；b、在所述基板和监控片上同步形成掺杂的多晶硅薄膜、栅极绝缘层，其中，在所述基板上形成的为图案化的多晶硅薄膜，在所述监控片上形成的为图案化的多晶硅薄膜或不具有图案的多晶硅薄膜；c、对所述监控片上的多晶硅薄膜进行电阻测试。所述监控片的具体数目可根据生产需要进行设置，本实施例对此不加限定。由于衬底材质对形成在其上的膜层组分、结构及膜层质量有影响，所以优选地，监控片选用与基板相同的材质。基板和监控片一起执行子步骤b，在基板和监控片上同步形成掺杂的多晶硅薄膜、栅极绝缘层。一般情况下，具体实施中基板和监控片在生产线上同炉同批次执行各制程，保证基板沉积的各膜层与监控片上形成的各膜层一致，监控片的电阻测试结果即可代表所监控的基板上的多晶硅薄膜的电阻。本实施例所述多晶硅薄膜电阻的测试方法，基板和监控片同步形成掺杂的多晶硅薄膜和栅绝缘层，然后再对监控片上的多晶硅薄膜进行电阻测试，从而间接获得基板上多晶硅薄膜的电阻。本专利技术实施例所述的多晶硅薄膜电阻的测试方法，通过设置监控片，可直接对监控片的多晶硅薄膜进行电阻测试，避免电阻测试对基板膜层(主要是多晶硅薄膜)的破坏，可直接、准确地监测掺杂后的多晶硅薄膜电阻，能够降低生产损失，提高生产效率。进一步地,如图2所示,所述方法还包括d、如果对监控片进行的电阻测试的结果符合生产规格要求，则已执行完步骤b的所述基板继续执行后继制程；如果对监控片进行的电阻测试的结果不符合生产规格要求，则根据电阻测试的结果对已执行完步骤b的基板进行修正，使所述基板上的多晶硅薄膜符合生产规格要求。晶体管源漏极处的多晶硅薄膜的电阻以及电阻均匀性直接影响到器件的电学性能，而多晶硅薄膜的导电性能不只与掺杂剂量、掺杂离子的激活程度有关，还与多晶硅薄膜本身的晶粒结构有关。如果监控片电阻不符合生产规格要求，为能够降低生产损失，需根据电阻测试的结果对已执行完步骤b的基板进行修正，使基板上的多晶硅薄膜符合生产规格要求后，再继续后继制程。其中，所述对基板进行的修正，可以是通过二次掺杂等方式增加多晶硅薄膜的电阻，也可以是通过更高温度再次退火等方式减小多晶硅薄膜的电阻，或者是通过这些方式对基板上多晶硅薄膜的电阻均匀性进行改进。例如，如果监控片的多晶硅薄膜的电阻小于生产规格所要求的最小电阻，可对基板进行二次离子注入以增加掺杂剂量，二次离子注入时的掺杂剂量可根据生产规格要求及电阻测试的结果来计算。可选地，为对二次离子注入的补偿性修正的结果进行监控，可连同监控片一起进行二次离子注入本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种多晶硅阵列基板上多晶硅薄膜电阻的测试方法，其特征在于，包括 a、提供基板和监控片； b、在所述基板和监控片上同步形成掺杂的多晶硅薄膜、栅极绝缘层，其中，在所述基板上形成的为图案化的多晶硅薄膜，在所述监控片上形成的为图案化的多晶硅薄膜或不具有图案的多晶硅薄膜； c、对所述监控片上的多晶硅薄膜进行电阻测试。2.根据权利要求I所述的方法，其特征在于，还包括 d、如果对所述监控片进行的所述电阻测试的结果符合生产规格要求，则已执行完步骤b的所述基板继续执行后继制程；如果所述电阻测试的结果不符合生产规格要求，则根据所述电阻测试的结果对已执行完步骤b的所述基板进行修正，使所述基板上的多晶硅薄膜 符合生产规格要求。3.根据权利要求I所述的方法，其特征在于，步骤b包括 bl、在所述基板和监控片上同步形成多晶硅薄膜； b2、在所述基板和所述监控片上同步形成栅绝缘层； b3、对所述基板和监控片上的多晶硅薄膜同步进行离子注入，形成掺杂区域，所述栅绝缘层作为所述离子注入时的阻挡层。4.根据权利要求I所述的方法，其特征在于，步骤c包括以下子步骤 Cl、去除所述监控片上的栅绝缘层； c2、激活所述多晶硅薄膜中的掺杂离子； c3、对所述多晶硅薄膜进行电阻测试。5.根据权利要求4所述的方法，其特征...

【专利技术属性】
技术研发人员：田慧，金馝奭，龙春平，
申请(专利权)人：京东方科技集团股份有限公司，
类型：发明
国别省市：