同步接口的定时由控制器驱动的时钟信号来控制。该时钟切换以便通过接口发送命令到存储器装置。若没有额外的命令通过接口发送，控制器暂停时钟信号。当存储器装置准备好时，存储器装置驱动信号回到控制器。该信号的定时不取决于时钟信号。该信号由控制接收指示存储器装置已准备好，并且时钟信号应该被恢复以便通过接口返回命令的状态，或者通过接口发布另一个命令。
【技术实现步骤摘要】
【国外来华专利技术】
本公开涉及用于在电路之间传递信息的技术。更具体地，但不是专门地，本公开涉及在存储器控制器和存储器装置之间的通信协议和信号。
技术介绍
半导体存储器是现代电子学的重要组成部分。半导体存储器可以分成几个主要的类别。这些类别中的两种包括易失性存储器，当装置的电源关闭时，易失性存储器失去其内容，以及非易失性存储器，当装置的电源关闭时，非易失性存储器保留其内容。如同其他的硅技术，非易失性存储器在密度和性能上已增长。在密度和性能的增长总 体上符合摩尔定律。非易失性存储器的又一个子类别称为闪存存储器。闪存存储器典型地是电擦除并且再编程，而没有被移除和放置在特定的编程装置中。电池供电电子器件如移动电话、数字摄像机、个人数字助理(PDA)、及MPS播放器的增长已经刺激了对闪存存储器的需求。闪存存储器可以用来存储以下信息如固件、识别和安全代码、模拟函数的修整、系统参数、以及用户可编程选项。因此，闪存存储器装置如今实际上包括在所有的现代电子装置中。附图说明图I是示出具有控制器和存储器装置的存储器系统的方框图。图2是示出包括一个串行接口的存储器系统的方框图。图3是示出具有一个控制器和多个存储器装置的存储器系统的方框图。图4是示出具有包括在环形拓扑中的串行接口连接的多个存储器装置的存储器系统的方框图。图5是示出存储器装置接口的操作的定时图。图6是示出通过存储器装置接口传递的读取操作的定时图。图7是通过暂停和再激活接口时钟来节省电力的方法的流程图。图8是示出在读取命令序列期间通过暂停和再激活接口时钟来节省电力的方法的流程图。图9是示出操作存储器装置接口以节省电力的方法的流程图。图10是计算机系统的方框图。具体实施例方式在一个实施方案中，控制器和存储器装置通过同步接口耦合以交换命令(例如，读取、读取激活、读取列、编程、擦除等)和数据。接口的定时由控制器驱动的时钟信号来控制。该控制器通过接口发送命令到存储器装置，在一个实施方案中，该存储器装置相对于该时钟信号来同步地对命令进行。若没有额外的命令通过接口发送，该控制器可以暂停时钟信号。当存储器装置准备好时(或许数十微妙后)，存储器装置驱动信号回到控制器。该信号的定时不取决于时钟信号，该信号由控制器接收指示存储器装置已准备好(例如，命令是完成的或接近完成的)，并且该时钟信号应该被恢复以便命令的状态可以通过接口返回，或通过接口发布的另一个命令。该存储器装置然后还可以使用时钟信号来输出数据(例如在该命令为读取命令的例子中)，以便相对于时钟信号通过存储器装置同步地输出数据。停止时钟可以节省电力。在另一个实施方案中，该控制器和存储器装置通过两个接口耦合。这些接口之一是用来传递来往于存储器装置之间的命令(又称，事务)的并行接口，另一个是用来传递这些事务的状态(例如准备好/繁忙、通过/失败)的串行接口。串行接口可以菊花链或环形拓扑方式耦合到多个存储器装置。 并行和串行接口的定时由来自控制器的时钟信号控制，当没有事务通过并行接口传递时，没有状态通过串行接口传递，并且存储器装置不需要该时钟用于内部操作，该控制器停止切换时钟信号。当存在有待传递的事务时，存在有待传递的状态，或者时钟是存储器装置当前所需要的，发送信号到控制器，从而指示时钟信号应该被重新启用。该信号可以是开漏式信号以便多个存储器装置可以请求控制器使用单个信号线路不理睬该时钟信号。响应于该信号，控制器恢复切换该时钟信号。图I是根据一个实施方案示出具有控制器和存储器装置的存储器系统的方框图。在图I中，存储器系统100包括控制器110、存储器装置130、及相互连接150。控制器110和存储器装置130是集成电路式装置，如通常所称的“芯片”。存储器控制器如控制器110管理进出存储器装置的数据流。存储器控制器可以是单独的、单机芯片、或集成到另一个芯片中。例如，存储器控制器可以包括在具有微处理器的单个管芯上，或包括作为更复杂的集成电路系统如系统芯片(SOC)的模块的一部分。控制器110包括控制逻辑112、接口 111、时钟驱动器121、及恢复信号接收器122。接口 111包括接口逻辑114、接口驱动器124-125、及接口接收器127-128。存储器装置130包括控制逻辑132、接口 131、存储器核136、时钟接收器141、及恢复信号驱动器142。接口131包括接口逻辑134、接口驱动器144-145、及接口接收器147-148。相互连接150包括时钟信号线路151、恢复信号线路152、及接口信号线路153。控制逻辑112可操作地耦合到时钟信号驱动器121、恢复信号接收器122及接口逻辑114，耦合时钟信号驱动器121以驱动一个时钟信号到时钟信号线路151上。恢复信号接收器122从恢复信号线路152接收恢复信号。接口驱动器124-125和接口接收器127-128耦合到接口逻辑114。接口驱动器124-125和接口接收器127-128分别发送和接收由接口信号线路153携带的信号。控制逻辑132可操作地耦合到时钟信号接收器141、恢复信号驱动器142、接口逻辑134、及存储器核136。时钟信号接收器141耦合以从时钟信号线路151接收时钟信号。时钟信号接收器耦合以发送所接收的时钟信号到控制逻辑132和接口逻辑134。因此，由控制器110驱动的时钟信号可操作地耦合到控制逻辑132和接口逻辑134。恢复信号驱动器142耦合以通过恢复信号线路152发送恢复信号。由控制逻辑132产生的恢复信号可以经恢复信号驱动器142、恢复信号线路152、及恢复信号接收器122由控制逻辑112接收。响应于由控制逻辑112接收的恢复信号的状态，控制逻辑112可以选择性地启用和停用通过时钟信号线路151发送到存储器装置130 (及因此控制逻辑132和接口逻辑134)的时钟信号的切换。接口驱动器144-145和接口接收器147-148耦合到接口逻辑134。接口逻辑134也耦合到控制逻辑132和存储器核136。接口驱动器144-145和接口接收器147-148耦合以分别发送和接收由接口信号线路153携带的信号。在一个实施方案中，接口 111在控制逻辑112的控制下输出命令和数据到存储器装置130中，该数据可以包括正被发送到存储器核136用于存储的数据。同样，在控制逻辑132的控制下，接口 131输出对这些命令的响应和数据到控制器110，该数据可以包括从存储器核136恢复的信息。存储器核136可以是非易失性或闪存存储器核。用于通过接口 111和131传递命令和数据的协议可以根据或符合一个标准来指定，以便例如方便NAND闪存集成到消费电子产品中、计算平台、及要求固态大容量存储的任何其他应用，开放的NAND闪存接口工业工作组已发布定义标准化NAND闪存装置接口的 几个规范。这些规范定义了标准化组件层级的接口规范、接头、及对于NAND闪存的模块形成因数规范，这些规范在www. ortfl. org可获得。同样，详细指定称为切换模式DDRNAND的接口的标准已经建议到JEDEC用于标准化。由控制器110发送到存储器装置130的命令可以包括如下功能读取、读取激活、读取列、读取状态注册、编程、及擦除。命令、结果、状态、或数据中的一个或多个指示、或这些的组合可以称为一个事务。该读取功本文档来自技高网...
【技术保护点】
【技术特征摘要】
【国外来华专利技术】2009.11.05 US 61/258,4411.一种存储器控制器，包括 输出指定数据的访问的命令的接ロ； 输出时钟信号的第一输出驱动器电路，该第一输出驱动器在接ロ输出命令之后停止提供时钟信号；及 接收指示何时启用时钟信号的控制信号的第一接收器电路，该第一输出驱动器响应于该控制信号的接收而恢复时钟信号的输出。2.如权利要求I所述的存储器控制器，其中，该时钟信号由存储器装置使用以对该命令进行采样。3.如权利要求I或2所述的存储器控制器，进ー步包括多个接收器以在时钟信号的输出恢复之后接收数据。4.如权利要求3所述的存储器控制器，其中，该多个接收器相对于时钟信号而同步地对数据进行采样。5.如权利要求I或2所述的存储器控制器，进ー步包括接收关于数据的访问的状态信息的第二接收器电路。6.如权利要求I或2所述的集成电路存储器控制器，其中，第一输出驱动器基于数据的访问的状态停止提供时钟信号。7.ー种用于控制集成电路存储器装置的控制器，该控制器包括 被配置为将第一事务传递到第一存储器装置的第一接ロ； 被配置为接收控制信号的接收器；及 被配置为基于事务条件停止切换时钟信号并且基于时钟恢复输入恢复切换时钟信号的时钟输出端。8.如权利要求7所述的控制器，进ー步包括被配置为接收关于第一事务的状态信息的第二接ロ。9.如权利要求8所述的控制器，其中，该第一接ロ是并行接ロ，而该第二接ロ是串行接□。10.如权利要求7、8、或9所述的控制器，其中，事务条件包括控制器等待第一事务的结果的状态。11.ー种包括存储器核的存储器装置，该存储器装置包括 相对于时钟信号同步地接收命令的接收器电路，这些命令包括指定来自存储器核的数据的访问的读取命令； 输出数据的多个输出驱动器，在延迟时间从在接收器电路上接收到读取命令发生之后; 输出信号的第一输出驱动器，该信号指示时钟接收器电路已准备好接收时钟信号，其中该信号在数据准备好由该多个输出驱动器输出之前输出；及接收时钟信号的时钟接收器。12.如权利要求11所述的存储器装置，其中，由外部装置提供的时钟信号在接收器电路接收读取命令之后由外部装置去激活。13.如权利要求11或12所述的存储器装置，其中，该多个输出驱动器相对于时钟信号同步地输出数据。14.如权利要求11或12所述的存储器装置，其中，第一输出驱动器被配置为使用至少ー个额外的存储器装置的信号的线或操作。15.如权利要求11或12所述的存储器装置，进ー步包括相对于时钟信号同步地输出关于数据的访问的状态信息的第二输出驱动器。16.如权利要求11或12所述的存储器装置，其中，该多个输出驱动器被配置为双向井行接ロ。17.如权利要求11或12所述的存储器装置，其中，存储器核包括多个非易失性存储单J Li ο18.—种存储器装置，包括 相对于时钟信号同步地接收第一命令的多个接收器，该第一命令与事务相关联； 接收时钟信号的第一输入端； 输出关于事务的状态信息的至少ー个第一驱动器，该至少ー个第一驱动器相对于时钟信号同步地驱动状态信息；及 当所接收到的时钟信号未切换时，断言时钟恢复信号至少一次的第二驱动器。19.如权利要求18所述的存储器装置，其中，第二驱动器被配置为当激活时将时钟恢复信号拉到第一逻辑状态，并且当未激活时不将时钟恢复信号拉到第二逻辑状态。20.如权利要求18或19所述的存储器装置，其中，当所接收到的时钟信号...
【专利技术属性】
技术研发人员：王元隆，
申请(专利权)人：拉姆伯斯公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。