【技术实现步骤摘要】
【技术保护点】
一种高速串行接口的多相时钟产生电路中用的鉴相和启动电路，所述多相时钟产生电路中的输入参考时钟CK0经过由N个延迟单元组成的压控延迟线得到N个时钟CK1、CK2……CKn?1、CKn，其特征在于包括：一鉴相器，具有第一～三输入端和两个输出端；以及一启动电路，它包含一个与门、第一～三D触发器、第一～三CML2CMOS电路及第一～三缓冲器；其中，第一D触发器的输出端Q与第一缓冲器的使能端VHI之间连接第一CML2CMOS电路，第一缓冲器的输入端IN和第一D触发器的时钟输入端Clk均连接参考时钟REF_CK，第一缓冲器的输出时钟信号REF_CK_B接鉴相器的第一输入端；第二D触发器...
【技术特征摘要】
【专利技术属性】
技术研发人员：李振涛，贾晨，王自强，郑旭强，张春，侯晨龙，王志华，
申请(专利权)人：清华大学深圳研究生院，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。