本发明专利技术提供移位寄存器单元、移位寄存器电路、阵列基板及显示器件，涉及显示器制造领域，能够避免帧起始信号到来时时钟信号造成移位寄存单元栅扫描电压的异常输出从而造成的显示器件在正常点亮时，在灰阶状态下横向出现明暗线交替的现象。一种移位寄存器包括：一电容，一第一晶体管，一第二晶体管，一第三晶体管，一第四晶体管，一第五晶体管，一第六晶体管，一电压下拉控制模块。本发明专利技术用于显示器的制造。
【技术实现步骤摘要】
本专利技术涉及液晶显示器制造领域，尤其涉及移位寄存器单元、移位寄存器电路、阵列基板及显示器件。
技术介绍
近些年来显示器的发展呈现出了高集成度，低成本的发展趋势。其中一项非常重要的技术就是GOA (Gate Driver on Array,阵列基板行驱动)的技术量产化的实现。利用GOA技术将栅极开关电路集成在显示面板的阵列基板上以形成对显示面板的扫描驱动，从而可以省掉栅极驱动集成电路部分，其不仅可以从材料成本和制作工艺两方面降低产品成本，而且显示面板可以做到两边对称和窄边框的美观设计。同时由于可以省去Gate方向Bonding的工艺，对产能和良率提升也较有利。这种利用GOA技术集成在阵列基板上的栅极开关电路也称为GOA电路或移位寄存器电路。另外在目如Mobile广品的设计中，双向扫描 的GOA电路已经成为客户需求的重点。其中，双向扫描的移位寄存器电路包括若干个移位寄存器单元，每一移位寄存器单元对应一条栅线，具体的出第一移位寄存单元和最后的一个移位寄存单元以外，每一移位寄存器单元的输出端连接一条栅线；且一移位寄存器单元的输出端连接下一移位寄存器单兀的输入端。传统的双向扫描移位寄存器电路中的每一移位寄存器单兀为10TFT(ThinFilm Transistor,薄膜场效应晶体管)ICap (电容)结构。专利技术人发现该结构的移位寄存器中由于栅线驱动TFT存在较大寄生电容，当STV (帧起始)信号输入时，栅线驱动TFT的栅极电压被与栅线驱动TFT源极的信号时钟拉高，从而导致移位寄存单元的输出信号被电容耦合而产生异常输出，进而导致显示面板的H-Iine现象发生即显示面板在正常点亮时，在灰阶状态下横向出现明暗线交替的现象。
技术实现思路
本专利技术的实施例提供一种移位寄存器单元、移位寄存器电路、阵列基板及显示器件，能够避免帧起始信号到来时时钟信号造成移位寄存单元栅扫描电压的异常输出从而造成的显示器件在正常点亮时，在灰阶状态下横向出现明暗线交替的现象。为达到上述目的，本专利技术的实施例采用如下技术方案—方面，本专利技术实施例提供一种移位寄存器单兀，包括—电容，具有两极，其中第一极与输出端连接；第一晶体管，该第一晶体管的栅极连接信号输入端，该第一晶体管的源极连接第一电平端，该第一晶体管的漏极连接所述电容的第二极；第二晶体管，该第二晶体管的栅极连接复位端，该第二晶体管的源极连接所述第一晶体管的漏极，该第二晶体管的漏极连接第二电平端；第三晶体管，该第三晶体管的栅极连接所述第一晶体管的漏极，该第三晶体管的源极连接第一时钟信号端，该第三晶体管的漏极连接所述输出端；第四晶体管，该第四晶体管的栅极连接第二时钟信号端，该第四晶体管的源极连接所述输出端，该第四晶体管的漏极连接低电平端；第五晶体管，该第五晶体管的源极连接所述第二晶体管的源极，该第五晶体管的漏极连接所述低电平端；第六晶体管，该第六晶体管的栅极连接所述第五晶体管的栅极，该第六晶体管的源极连接所述第四晶体管的源极，该第六晶体管的漏极连接所述第四晶体管的漏极；电压下拉控制模块，该电压下拉控制模块连接所述第二时钟信号端、所述低电平端、所述第五晶体管的栅极、所述第一晶体管的漏极、帧起始信号端和第三电平端；其中，所述电压下拉控制模块的帧起始信号端和第三电平端同时输入高电平时，所述电压下拉控制模块在所述第五晶体管的栅极输出高电平，此时所述第五晶体管处于导通状态以此拉低所 述的第三晶体管的栅极电压；同时所述第六晶体管也处于导通状态以此拉低所述输出端电压。另一方面，本专利技术实施例提供一种移位寄存器电路，包括串联的多个上述移位寄存器单元，除第一个移位寄存器单元和最后一个移位寄存器单元外，其余每个移位寄存器单元的输出端连接与其相邻的下一个移位寄存器单元的信号输入端，所述其余每个移位寄存器单元的复位端连接与其相邻的下一个移位寄存器单元的输出端，所述其余每个移位寄存器单元的帧起始信号端与所述第三电平端连接；所述第一个移位寄存器的第三电平端连接所述第二电平端，所述第一个移位寄存器的复位端连接与其相邻的下一个移位寄存器单元的输出端，且所述最后一个移位寄存单元的第三电平端连接所述第一电平端。再一方面，本专利技术实施例提供一种阵列基板，在所述阵列基板上形成有移位寄存器电路；所述移位寄存器电路为上述的移位寄存器电路。又一方面，本专利技术实施例提供一种显示器件，包括显示区域，具有用于显示图像的多个像素；移位寄存器电路，用于将扫描信号送至所述显示区域；以及数据驱动电路，用于将数据信号送至所述显示区域。其特征在于，所述移位寄存器电路为上述的移位寄存器电路。本专利技术实施例提供的移位寄存器单元、移位寄存器电路、阵列基板及显示器件，能够避免帧起始信号到来时时钟信号造成移位寄存单元栅扫描电压的异常输出从而造成的显示器件在正常点亮时，在灰阶状态下横向出现明暗线交替的现象。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图I为本专利技术实施例提供的移位寄存器单元电路结构示意图；图2为本专利技术实施例提供的电压下拉控制模块电路结构示意图3为本专利技术实施例提供的移位寄存器电路结构式意图；图4为本专利技术另一实施例提供的移位寄存器单元电路结构示意图；图5为本专利技术实施例提供的移位寄存器单元输出时的一种时序状态示意图；图6为本专利技术实施例提供的移位寄存器单元输出时的另一种时序状态示意图；图7为本专利技术实施例提供的移位寄存器单元帧起始信号与ro节点和PU节点波形示意图。具体实施例方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他 实施例，都属于本专利技术保护的范围。本专利技术所有实施例中采用的晶体管均可以为薄膜晶体管或场效应管或其他特性相同的器件，由于这里采用的晶体管的源极、漏极是对称的，所以其源极、漏极是没有区别的。在本专利技术实施例中，为区分晶体管除栅极之外的两极，将其中一极称为源极，另一极称为漏极。按附图中的形态规定晶体管的上侧端为源极、中间端为栅极、下侧端为漏极。图I为本专利技术实施例提供的移位寄存器单元的结构示意图，包括电容Cl，第一晶体管Tl，第二晶体管T2，第三晶体管T3，第四晶体管T4，第五晶体管T5，第六晶体管T6和电压下拉控制模块。并且，图I中的移位寄存器的信号输入端为INPUT，输出端为OUTPUT，复位端为RESET ;第一时钟信号端为CLK，第二时钟信号端为CLKB，第一电平端为VI，第二电平端为V2，第三电平端为V3，低电平端为VGL，STV为帧起始信号端。另外，晶体管T3为驱动TFT，PU为晶体管T3的栅极对应的节点电压，I3D为电压下拉晶体管T5和T6的栅极节点电压。本专利技术实施例将图2所示的移位寄存器单元作为当前移位寄存器单元，下面具体描述其各部件间的连接关系电容Cl，具有两极，其中第一极与输出端OUTPUT连接；晶体管Tl，晶体管Tl的栅极连接信号输入端INPU本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种移位寄存器单元，其特征在于，包括 一电容，具有两极，其中第一极与输出端连接； 第一晶体管，该第一晶体管的栅极连接信号输入端，该第一晶体管的源极连接第一电平端，该第一晶体管的漏极连接所述电容的第二极； 第二晶体管，该第二晶体管的栅极连接复位端，该第二晶体管的源极连接所述第一晶体管的漏极，该第二晶体管的漏极连接第二电平端； 第三晶体管，该第三晶体管的栅极连接所述第一晶体管的漏极，该第三晶体管的源极连接第一时钟信号端，该第三晶体管的漏极连接所述输出端； 第四晶体管，该第四晶体管的栅极连接第二时钟信号端，该第四晶体管的源极连接所述输出端，该第四晶体管的漏极连接低电平端； 第五晶体管，该第五晶体管的源极连接所述第二晶体管的源极，该第五晶体管的漏极连接所述低电平端； 第六晶体管，该第六晶体管的栅极连接所述第五晶体管的栅极，该第六晶体管的源极连接所述第四晶体管的源极，该第六晶体管的漏极连接所述第四晶体管的漏极； 电压下拉控制模块，该电压下拉控制模块连接所述第二时钟信号端、所述低电平端、所述第五晶体管的栅极、所述第一晶体管的漏极、帧起始信号端和第三电平端；其中，所述电压下拉控制模块的帧起始信号端和第三电平端同时输入高电平时，所述电压下拉控制模块在所述第五晶体管的栅极输出高电平，此时所述第五晶体管处于导通状态以此拉低所述的第三晶体管的栅极电压；同时所述第六晶体管也处于导通状态以此拉低所述输出端电压。2.根据权利要求I所述的移位寄存器单元，其特征在于，所述电压下拉控制模块包括 第七晶体管，该第七晶体管的栅极连接所述帧起始信号输入端，该第七晶体管的源极连接第三电平端； 第八晶体管，该第八晶体管的栅极和源极连接所述第二时钟信号端； 第九晶体管，该第九晶体管的栅极连接所述第一晶体管的漏极，该第九晶体管的源极连接所述第八晶体管的漏极，该第八晶体管的漏极连接所述低电平端； 第十晶体管，该第十晶体管的栅极连接所述第八晶体管的漏极，该第十晶体管的源极连接所述第二时钟信号端，该第十晶体管的漏极连接所述第七晶体管的漏极； 第十一晶体管，该...
【专利技术属性】
技术研发人员：王世君，董学，陈希，
申请(专利权)人：北京京东方光电科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。