放大器电路和方法技术

一种差分放大器电路，包括差分预放大级，该差分预放大级被设计为允许具有第一共模电压范围的输入信号，并被设计为产生具有较窄共模电压变化的输出。该预放大器级被设计为接收大的共模输入电压并处理该信号，以便它可以由主放大级放大，该主放大级被设计为允许具有较小的共模电压范围的输入信号。

【技术实现步骤摘要】

本专利技术主要涉及放大器电路，并且具体地涉及高速接收器电路。具体地，本专利技术涉及高速低压差分信号接收器电路，具有宽的共模范围并适合双电源电压集成电路。
技术介绍
差分信号传送作为数据传输方法已经用了多年。差分驱动器和接收器用在多种输入/输出(I/o)应用中，如用在通信电路、视频电路和要求高数据传输速率的其它集成电路。差分驱动器和接收器例如用在用于电路之间的片上通信、芯片到板、片外通信等的集成电路(IC)。 差分接收器转换并将差分输入信号放大成差分输出信号或单端输出信号，其随后被提供至半导体芯。这些接收器提供高的数据传输速度、低的噪声耦合和低的EMI (电磁干扰)。在常规I/O设计中，大量高速数据采用高的并行度来实现。这些并行I/O结构在IC和电路板上占据越来越多的空间。这使得电路设计复杂，因为在芯片上存在很少的可用空间，并且由于管芯尺寸增加而增加了这种IC的成本。低压差分信号(LVDS)接口降低了电压摆动，并且可以在功耗降低的情况下以非常高的速度运行。依靠高速运行能力，可以将大数据量作为串行数据进行传输，从而降低了并行度并因此减小了 IC尺寸和复杂性。高速差分接收器电路要求大的共模范围来适应共模噪声和从传输IC到接收IC的地电位漂移。接收器的共模范围取决于应用。例如，对于发送器和接收器放置在不同PCB上时的电缆接口技术，推荐的是具有容许干线间共模电压电平的能力，以适应两个板之间的大的地电位漂移。在多种应用中，其中传输和接收电路位于同一个板上，干线间共模范围不是必要的，但仍然要求宽的共模范围，以适应任何地电位漂移和共模噪声。在用于LVDS标准的IEEE Std 1596. 3-1996中详细说明了这种用于减小范围链接的技术要求。这限定了从825mV到1575mV的电压范围。存在被定义为如HDMI、DispIayPort、HSTL、SSTL等多种其它差分信号传送标准。基于所需的共模范围，可以将类似的接收器设计用于任何差分信号传送标准。如果所支持的共模范围高，则接收器架构可以用来支持多种标准，这可以节省设计工作并增加可重用性。为了支持宽的共模范围，并且为了增强与现有发送器IC的兼容性，接收器的电源电压需要保持为高(例如2. 5V或3. 3V)而满足高速、高密度和较低管芯尺寸的成本效率，在低电源电压(例如，对于65nm技术，核心电压保持为约I. 0V)下实现核心电路。这种双电压IC形成了可以以非常高的速度运行并支持宽的共模输入范围的接收器电路的要求，以及在失真最小的情况下以核心电压给出输出信号。图I示出了在US6930530中描述的现有接收器电路。该接收器电路用于双电源电压1C。该电路具有以I/O电源电压VddiO (简称为I/O电压Vdd)工作的差分放大器形式的第一级10。放大器包括具有PMOS输入晶体管的两条支路，PMOS输入晶体管从电流源IS2灌入(sink)电流。差分放大器10的电流源IS2由偏压电路12采用较低的核心电源电压vddc控制。以第一级放大器的输出共模电压为vddc/2的方式控制电流。第一级的输出被进一步放大(通过AMP2)，以获得从OV到vddc的目标输出摆动。该接收器电路具有两个主要缺点。该接收器电路的输入共模电压受限并且同样接收器电路不能支持接近较高电源电压vddio的共模范围。共模电压的最高值由实现电流源IS2的PMOS晶体管限制。 可以表明，最高共模电压由下述等式给出Vcm(max) = vddio- (Vtp (MPl) +Vod (IS2) +Vod (MPl)) (I)这是从下述三个等式获得的VCRl = vddio-Vtp(IS2)-VQD(IS2)，其限定了电流源灌入所需电流的条件；Vni (max) = VCRl+Vtp (IS2)，其限定了实现IS2的晶体管的饱和度；以及Vcm(max) = VN1_Vtp (MPl) _VQD (MPl)，其限定了晶体管 MPl 处于饱和的条件。在这些条件中，Vtp (MPl)为PMOS MPl的阈值电压，Vqd (IS2)为电流源IS2的PMOS晶体管的过驱动电压，Vod(MPI)为输入PMOS晶体管MPl的过驱动电压，Vm为节点NI的电压，Vtp (IS2)为电流源IS2的PMOS晶体管的阈值电压。例如，如果PMOS晶体管IS2和MPI的过驱动电压为IOOmV且PMOS MPI的阈值电压为400mV，则共模电压的上限将为vddio-600mV。共模电压的最低值由PMOS MPl限制。为了保持MPl处于饱和Vinp > vddc/2-Vtp (MPl) (2)因此，由下述等式给出较低的共模电压Vcm (min) = vddc/2-Vtp (MPl) (3)例如，如果vddc为1.2V且MPl的阈值电压为400mV，则较低的共模电压将为200mV。为了在共模电压附近保持一定的容限，较低的共模电压将被限制到约300mV。这表明，该接收器的共模电压受限，特别由电流源IS2中与高压干线串联的晶体管和与低压干线串联的晶体管MPl限制。因此，存在例如为双电源电压集成电路提供在宽的输入共模范围下高速运行的接收器电路的需求。
技术实现思路
根据本专利技术，提供了一种差分放大器电路，包括差分预放大级，该差分预放大级被设计为允许具有第一共模电压范围的输入信号，并被设计为产生具有较窄共模电压变化的输出；主差分放大级，该主差分放大级被设计为允许具有比第一共模电压范围小的第二共模电压范围的输入信号，其中预放大级的输出具有比第二共模电压范围小的共模电压变化。本专利技术的放大器电路可以用作具有宽的共模电压范围的高速接收器电路。输出可以被设计为具有比输入处的共模电压范围低的电压摆动。输出可以被设计为与核心电源电压兼容。预放大级检测输入差分电压，而不管其共模电压是否位于允许范围内，并且优选将该差分电压转换成差分电流。该差分电流随后可以被转换成输出差分电压。由于仅通过检测输入电压差产生差分电流，因此对于位于所限定的共模范围内的任何输入共模电压它的值都可以保持相同。这使得预放大级的输出端处的共模电压摆动较小。预放大级甚至可以具有恒定的共模电压。以这种方式，预放大级可以将宽的共模差分信号转换成恒定的共模差分电压信号。预放大级输出由主放大级进一步放大。主放大级的最终输出可以具有从接地到低于至预放大级的电源电压的核心电源电压的电压摆动， 代替的是可以将预放大级设计用于较高的I/o电压范围。预放大级可以包括位于高压干线和灌电流源(sink current source)之间的两条支路，每条支路包括串联的连接至高压干线的上电流源(top current source)和连接至灌电流源的NMOS输入晶体管。每个上电流源包括PMOS晶体管，灌电流源可以包括NMOS晶体管。以这种方式，预放大级被实现为具有电流源负载的NMOS型差分放大器。这种架构提供了至上电源电压的宽的共模范围。预放大级优选以高的I/o电源电压工作。主放大级可以包括位于源电流源(source current source)和接地之间的两条支路，所述源电流源连接至高压干线，每条支路包括串联的连接至所述源电流源的主放大级输入晶体管和连接至所述接地的电阻器。偏置电流产生电路可以用来产生用于控制主放大级的源电流源的控制本文档来自技高网...

【技术保护点】

【技术特征摘要】
2011.03.07 EP 11157160.01.一种差分放大器电路，包括 差分预放大级(100)，该差分预放大级(100)被设计为允许具有第一共模电压范围的输入信号，并被设计为产生具有较窄共模电压变化的输出； 主差分放大级(300)，该主差分放大级(300)被设计为允许具有比第一共模电压范围小的第二共模电压范围的输入信号，其中预放大级的输出具有比第二共模电压范围小的共模电压变化。2.根据权利要求I所述的电路，其中差分预放大级产生差分电流输出并包括差分电流至差分电压转换电路(MP4，MP5，RIO, Rll)。3.根据权利要求I或2所述的电路，其中预放大级包括位于高压干线和灌电流源(IS12)之间的两条支路，每条支路包括串联的连接至高压干线(Vddio)的上电流源(IS10，IS11)和连接至灌电流源(IS12)的NMOS输入晶体管(MN1，丽2)。4.根据权利要求3所述的电路，其中每个上电流源(IS10，IS11)包括PMOS晶体管。5.根据权利要求4所述的电路，其中灌电流源(IS12)包括NMOS晶体管。6.根据前述权利要求中任一项所述的电路，还包括偏置电流产生电路(200)。7.根据前述权利要求中任一项所述的电路，其中主放大级包括位于源电流源(IS13)和接地之间的两条支路，所述源电流...

【专利技术属性】
技术研发人员：苏尼尔·卡桑尼伊尔，
申请(专利权)人：NXP股份有限公司，
类型：发明
国别省市：