本发明专利技术涉及一种半导体器件及其制造方法以及电源装置。一种半导体器件，包括：设置在栅电极3和栅极绝缘膜2之间或者设置在含Al欧姆电极4和5与Au互连9之间并且在栅电极3之下和含Al欧姆电极4和5之上的电极材料扩散抑制层6，电极材料扩散抑制层6具有其中依次堆叠第一TaN层6A、Ta层6B和第二TaN层6C的结构。
【技术实现步骤摘要】
本文所述实施方案涉及半导体器件及其制造方法、以及电源装置。
技术介绍
近年来，考虑到它们的物理特性，使用氮化物半导体的场效应晶体管特别是GaN-基晶体管预期用于例如服务器系统中采用的具有高的耐受电压和高输出的器件、亦称功率器件。由于它们的低电耗，所以也期望它们应用于在基站例如无线基站中使用的高输出放大器。此外，已经致力于具有金属绝缘体半导体(MIS)结构的GaN-基晶体管的研究和开发。MIS结构包括在栅电极和半导体层之间的栅极绝缘膜，用于抑制来自栅电极的不利地影响GaN-基晶体管特性的漏电流。为了进一步改善GaN-基晶体管的特性，需要开发能够在较高电流下或者在高温环境中操作的GaN-基晶体管。目前,GaN-基晶体管包括包括Al层的电极作为欧姆电极，并且还包括由作为低电阻互连材料的金(Au)制成的互连作为互连。在利用Au互连和Al层的直接接触操作这种结构的GaN-基晶体管时，易于形成Au-Al化合物，这导致电阻增加。为了防止该现象，已经提出在Au互连和Al层之间设置单个Pt层、Ta层、TaN层、TiWN层等作为阻挡金属层。
技术实现思路
在栅电极和半导体层之间包括栅极绝缘膜的晶体管中，栅电极的材料例如由于在制造工艺期间实施的热处理(退火工艺)或者在晶体管操作期间的生热而扩散入栅极绝缘膜中，这导致特性劣化。另外，发现在包括于欧姆电极中的Al层和Au互连之间仅设置单个阻挡金属层例如Pt层、Ta层、TaN层等，不足以有效地改善特性。更具体地，发现仅设置这种层难以抑制导致电阻增加的Al和Au的相互扩散并且同时防止这些层的电阻率的增加并防止在晶体管操作期间生热增加和功率消耗并由此改善特性。因此，期望抑制电极材料的扩散并实现改善的特性。半导体器件和电源装置包括栅电极；栅极绝缘膜；以及在栅电极和栅极绝缘膜之间设置的包括依次堆叠的第一 TaN层、Ta层和第二 TaN层的电极材料扩散抑制层。 半导体器件和电源装置包括包括Al层的欧姆电极；Au互连；以及在Al层和Au互连之间设置的包括依次堆叠的第一 TaN层、Ta层和第二 TaN层的电极材料扩散抑制层。半导体器件和电源装置包括在栅电极下设置的包括依次堆叠的TaN层、Ta层和TaN层的第一电极材料扩散抑制层；以及在欧姆电极上设置的包括依次堆叠的TaN层、Ta层和TaN层的第二电极材料扩散抑制层。此外，一种制造半导体器件的方法包括形成栅极绝缘膜；通过依次堆叠第一 TaN层、Ta层和第二 TaN层在栅极绝缘膜上形成电极材料扩散抑制层；以及在电极材料扩散抑制层上形成栅电极。此外，一种制造半导体器件的方法包括形成包括Al层的欧姆电极；通过在Al层上依次堆叠第一 TaN层、Ta层和第二 TaN层形成电极材料扩散抑制层；以及在电极材料扩散抑制层上形成Au互连。一种制造半导体器件的方法，包括通过依次堆叠TaN层、Ta层和TaN层形成第一电极材料扩散抑制层；在第一电极材料扩散抑制层上形成栅电极；形成欧姆电极；以及通过在欧姆电极上依次堆叠TaN层、Ta层和TaN层形成第二电极材料扩散抑制层。 附图说明图I为示出根据第一实施方案的半导体器件的结构的示意截面图；图2为示出包括于根据第一实施方案的半导体器件中的GaN-基半导体堆叠结构的示意截面图；图3为示出根据第一实施方案的半导体器件的课题的示意截面图；图4A和4B为不出根据第一实施方案的半导体器件的不意截面图；图5A 5G为示出制造根据第一实施方案的半导体器件的方法的示意截面图；图6A 6E为示出制造根据第一实施方案的半导体器件的方法的示意截面图；图7为示出根据第二实施方案的半导体器件的结构的示意截面图；图8为示出根据第三实施方案的半导体器件的结构的示意截面图；图9为示出根据第四实施方案的半导体器件的结构的示意截面图；图10为示出根据第五实施方案的半导体器件的结构的示意截面图；图11为示出根据第六实施方案的半导体器件的结构的示意截面图；图12A 12D为示出根据第六实施方案的半导体器件的课题的图，其中图12A为热降解加速试验之前的显微照片；图12B为示出在热降解加速试验期间电极材料扩散抑制层降解时形成的Au-Al化合物的显微照片；图12C和12D为示出对于各候选电极材料扩散抑制层，直至电极材料扩散抑制层降解和形成Au-Al化合物的持续时间(从图12A中的状态到图12B中的状态的持续时间；反应时间)的图；图13为示出根据第六实施方案的半导体器件的课题的图；图14为示出根据第六实施方案的半导体器件的课题的图；图15A 15F为示出制造根据第六实施方案的半导体器件的方法的示意截面图；图16A 16E为示出制造根据第六实施方案的半导体器件的方法的示意截面图；图17为示出根据第七实施方案的半导体器件的结构的示意截面图；图18为示出根据第八实施方案的半导体器件的结构的示意截面图；图19为示出根据第九实施方案的半导体器件的结构的示意截面图；图20为示出根据第十实施方案的半导体器件的结构的示意截面图；图21为示出根据第十一实施方案的半导体器件的结构的示意截面图；图22k 22G为示出制造根据第十一实施方案的半导体器件的方法的示意截面图；图23为示出根据第十二实施方案的半导体器件的结构的示意截面图；图24为示出根据第十三实施方案的半导体器件的结构的示意截面图25为示出根据第十四实施方案的半导体器件的结构的示意截面图；图26为示出根据第十五实施方案的半导体器件的结构的示意截面图；图27为示出根据第十六实施方案的半导体器件(半导体封装件)的结构的平面不意图；和图28为示出包括于根据第十六实施方案的电源装置中的PFC电路的结构的示意图。具体实施例方式以下将参考附图描述根据本专利技术实施方案的半导体器件及其制造方法、以及电源>J-U 装直。[第一实施方案]将参考图I 6E描述根据第一实施方案的半导体器件及其制造方法。在本实施方案中，根据本实施方案的半导体器件为使用氮化物半导体的场效应晶体管，即包括在半导体衬底上的GaN-基半导体堆叠结构(GaN-HEMT)的高电子迁移率晶体管(HEMT)。该半导体器件也为包括栅极绝缘膜的MIS-型晶体管。注意这种半导体器件也称为化合物半导体器件。此外，GaN-基半导体堆叠结构也称为氮化物半导体堆叠结构。如图2所示，该MIS-型GaN-HEMT包括GaN-基半导体堆叠结构I,其中i_GaN电子传输层41、i-AlGaN层(未示出)、n-AlGaN电子供给层42和n_GaN层43依次堆叠在SiC衬底(半导体衬底)40上。注意电子传输层41也称为载流子传输层。电子供给层42也称为载流子供给层。如图I所示，该MIS-型GaN-HEMT也包括在GaN-基半导体堆叠结构I上的栅极绝缘膜2、以及在栅极绝缘膜2上设置的栅电极3。具体地，在栅极绝缘膜2上设置电极材料扩散抑制层6，并且在电极材料扩散抑制层6上设置栅电极3。换言之，在栅电极3和栅极绝缘膜2之间设置电极材料扩散抑制层6。后续将详述电极材料扩散抑制层6。栅电极3、电极材料扩散抑制层6和栅极绝缘膜2的表面覆盖有绝缘膜7。注意栅极绝缘膜2也称为第一绝缘膜。绝缘膜7也称为第二绝缘膜。在源电极4和漏电极5之间设置栅电极3，后续将进行描述。在本实例中，例如，栅极绝缘膜2和绝缘膜7为AlO膜(本文档来自技高网...
【技术保护点】
【技术特征摘要】
2011.02.25 JP 2011-0399491.一种半导体器件，包括 栅电极； 栅极绝缘膜；和 设置在所述栅电极和所述栅极绝缘膜之间的包括依次堆叠的第一 TaN层、Ta层和第二TaN层的电极材料扩散抑制层。2.根据权利要求I所述的半导体器件，其中所述栅电极包括至少ー层，所述至少ー层包括选自 Pt、Ir、W、Ni、Ti、Au、Cu、Ag、Pd、Zn、Cr、Al、Mn、Ta、Si、TaN、TiN、Ru、CoSi、WSi、 NiSi、MoSi、TiSi、AlSi、AlCu 和 AlSiCu 中的任意材料。3.根据权利要求I或2所述的半导体器件，其中所述栅极绝缘膜包括至少ー层，所述至少ー层包括选自A10、SiN, SiO, HfO和AlN中的任意材料。4.根据权利要求I或2所述的半导体器件，还包括设置在所述栅电极和所述电极材料扩散抑制层之间、以及在所述栅极绝缘膜和所述电极材料扩散抑制层之间的至少之ー处的层，所述层包括至少ー层，所述至少ー层包括选自Pt、Ir、W、Ni、Ti、Au、Cu、Ag、Pd、Zn、Cr、Al、Mn、Ta、Si、TaN、TiN、Ru、CoSi、WSi、NiSi、MoSi、TiSi、AlSi、AlCu 和 AlSiCu 中的任意材料。5.根据权利要求I或2所述的半导体器件，还包括包括载流子传输层和载流子供给层的氮化物半导体堆叠结构， 其中所述栅极绝缘膜设置在所述氮化物半导体堆叠结构上。6.一种半导体器件，包括 包括Al层的欧姆电极； Au互连；和 设置在所述Al层和所述Au互连之间的包括依次堆叠的第一 TaN层、Ta层和第二 TaN层的电极材料扩散抑制层。7.根据权利要求6所述的半导体器件，还包括设置在所述Au互连和所述电极材料扩散抑制层之间、以及在所述Al层和所述电极材料扩散抑制层之间的至少之ー处的层，所述层包括至少一层，所述至少一层包括选自Pt、Ir、W、Ni、Ti、Au、Cu、Ag、Pd、Zn、Cr、Al、Mn、Ta、Si、TaN、TiN、Ru、CoSi、WSi、NiSi、MoSi、TiSi、AlSi、AlCu 和 AlSiCu 中的任意材料。8.根据权利要求1、2、6、7中任一项所述的半导体器件，其中所述电极材料扩散抑制层还包括在所述第二 TaN层上堆叠的Pt层。9.根据权利要求1、2、6、7中任一项所述的半导...
【专利技术属性】
技术研发人员：鎌田阳一，
申请(专利权)人：富士通株式会社，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。