用于将压电材料产生的应力耦合到集成电路的致动器件的耦合结构包括：形成在压电(PE)材料和所述致动器件周围的刚硬的刚性体结构，所述致动器件包括具有取决于施加至其上的压力的电阻的压阻(PR)材料；和形成在PE材料和PR材料周围的软的缓冲结构，所述缓冲结构设置在所述PE及PR材料与所述刚性体结构之间，其中对于所述PE和PR材料形成于其上的基底，所述刚性体结构夹住所述PE和PR材料两者，且其中所述软的缓冲结构允许所述PE材料相对于所述PR材料运动的自由，由此将由向所述PE材料施加的电压产生的应力耦合到所述PR材料以改变所述PR材料的电阻。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术总体上涉及集成电路器件，且更具体地，涉及用于将压电材料产生的应力耦合到形成于集成电路中的器件的耦合结构。
技术介绍
互补场效应晶体管(FET)支持当前在逻辑(logic)和存储(memory)中使用的标准计算机体系结构(computer architecture) (CMOS)。FET利用高的沟道(channel)迁移 率(mobility)来以静电方式控制少子电流(few-carrier current)。但是，在当前和未来的器件规模方面，在这种高度成功的技术中的局限性正显现出来。更特别地，在可放大性(scalability)方面的困难由于短沟道效应和少掺杂剂波动效应(few-dopant fluctuation effect)而产生。HfO2栅极氧化物短沟道方案导致使时钟速度不断减慢的迁移率限制(摩尔定律按比例缩放(scaling)变成负的)。其中栅极电容对应于栅极面积但是其中电流对应于沟道宽度/沟道长度(导致速度 1/L2)的不利的FET几何结构意味着FET是相对高阻抗的器件。因此，在“高耗电(power hungry)”的应用例如对PCM存储器进行编程、驱动长的线路、或对于不活动的电路块关闭电源中需要不期望地大面积的FET。在CMOS中建立多层结构是期望但是非常复杂的，因为需要所有FET在单晶硅中形成。其中直接光刻法(straightforward lithographic process)可建立多层结构的新技术可打开意义重大的新的应用，例如高容量多层存储器、以及为减少线路长度而优化的不同水平上的逻辑和存储的组合。
技术实现思路
在一个示例性实施方式中，用于将压电材料产生的应力耦合到集成电路的致动器件(actutated device)的稱合结构包括形成在压电(PE)材料和所述致动器件周围的刚硬的(rigid)刚性体(stiffener)结构,所述致动器件包括具有取决于施加至其上的压力的电阻的压阻(PR)材料；和形成在所述PE材料及PR材料周围的软(soft)的缓冲结构，所述缓冲结构设置在所述PE及PR材料与所述刚性体结构之间，其中对于所述PE和PR材料形成于其上的基底，所述刚性体结构夹住(clamp)所述PE和PR材料两者，且其中所述软的缓冲结构允许所述PE材料相对于所述PR材料运动的自由，由此将由向所述PE材料施加的电压产生的应力耦合到所述PR材料以改变所述PR材料的电阻。在另一实施方式中，用于将压电材料产生的应力耦合到形成在集成电路中的压电效应晶体管(PET)器件内的耦合结构包括形成在PET器件周围的刚硬的刚性体结构，所述PET器件进一步包括设置在第一和第二电极之间的压电(PE)材料、和设置在所述第二电极和第三电极之间的压阻(PR)材料，其中所述第一电极包括栅极端子，所述第二电极包括公共(common)端子，且所述第三电极包括输出端子，使得通过由所述PE材料向所述PR材料施加的压力，所述PR材料的电阻取决于跨越所述PE材料施加的电压；和形成在所述PET器件周围的软的缓冲结构，所述缓冲结构设置在所述PE及PR材料与所述刚性体结构之间，其中对于所述PE和PR材料形成于其上的基底，所述刚性体结构夹住所述PE和PR材料两者，且其中所述软的缓冲结构允许所述PE材料相对于所述PR材料运动的自由，由此将由向所述PE材料施加的电压产生的应力耦合到所述PR材料以改变所述PR材料的电阻。在又一实施方式中，形成用于将压电材料产生的应力耦合到集成电路的压电效应晶体管(PET)器件内的耦合结构的方法包括在基底上进行刚硬的刚性体结构材料的第一沉积；形成所述PET器件的下部电极；在所述下部电极和所 述刚硬的刚性体结构材料的第一沉积物上进行所述刚硬的刚性体结构材料的第二沉积；在所述刚硬的刚性体结构材料的第二沉积物内且在所述下部电极的顶上进行软的缓冲结构材料的第一沉积；在所述软的缓冲结构材料的第一沉积物内且在所述下部电极的顶上形成所述PET器件的压电(PE)材料；在所述刚硬的刚性体结构材料的第二沉积物上进行所述刚硬的刚性体结构材料的第三沉积，和在所述软的缓冲结构材料的第一沉积物上进行所述软的缓冲结构材料的第二沉积；在所述PE材料上形成所述PET器件的公共电极；在所述刚硬的刚性体结构材料的第三沉积物上进行所述刚硬的刚性体结构材料的第四沉积，和在所述软的缓冲结构材料的第二沉积物和所述公共电极上进行所述软的缓冲结构材料的第三沉积；在所述软的缓冲结构材料的第三沉积物内且在所述公共电极的顶上形成所述PET器件的压阻(PR)材料；在所述刚硬的刚性体结构材料的第四沉积物、所述软的缓冲结构材料的第三沉积物和所述PR材料上进行所述刚硬的刚性体结构材料的第五沉积；和在所述PR材料上形成顶部电极。附图说明参考示例性附图，其中在以下几幅图中相同的元件以相同方式进行标记图1(a)和1(b)是适合于根据本专利技术实施方式使用的示例性压电效应晶体管(PET)器件的示意图；图2是说明压力对硒化钐(SmSe)的电阻性质的图；图3 (a)说明被称为ZnODEP的光电导的卟啉衍生物的分子结构；图3(b)是说明在ZnODEP膜的压缩期间光电流随距离变化的图；图4是根据本专利技术实施方式的PET器件的另一个实施方式的示意性横截面图，所述PET器件具有用于将压电材料产生的应力耦合到所述PET器件的PCM或PR部分的耦合结构；图5(a) 5(c)说明对于图4的PET器件和耦合结构的力学软件压力模拟；图6是PR材料内的模拟压力分布的更详细的视图；图7是说明压力对PCM或PR材料厚度的依赖性的图；图8(a)和8(b)是说明用于将压电产生的应力耦合到PR层的C形耦合结构的力学模型的横截面图；图9 (a) 9 (I)是说明根据本专利技术进一步实施方式的形成PET器件和相关耦合结构的示例性方法的横截面图；图10(a) 10(e)是说明根据本专利技术进一步实施方式的刚性体结构的示例性侧壁排列的俯视横截面图；和图11(a) 11(f)说明位于图10(a) 10(e)中的刚性体结构的侧壁排列上方的顶部帽盖层(capping layer)。具体实施例方式本文公开了用于将压电材料产生的应力耦合到形成在集成电路中的致动器件的耦合结构。在示例性实施方式中，这样的致动器件可为例如由因为源自压电材料的向其施加的应力而呈现相变或电阻变化的材料形成的器件。致动器件的一个具体实例可为结合相变材料(PCM)的非易失性存储器，其中压电效应晶体管具有通过电压控制的压电材料驱动的压阻材料。压电(PE)材料取决于跨越其所施加的电压的极性而膨胀或收缩。压阻(PR)材料是压力敏感的，因为取决于它的压缩，它可具有高的或低的电阻。例如，将PE材料和PR材料以允许PE材料的膨胀和收缩以对PR材料进行压缩和减压的方式并置(juxtaposition) 导致其中能够通过改变跨越所述PE材料的电压而控制所述PR材料中的电阻的微动开关(sensitive switch)。更特别地,三端子器件(其中一个端子连接到在PE和PR之间的薄金属层，另一个连接到PE的远侧且第三个连接到PR的远侧)形成可用于逻辑和存储功能的晶体管状开关(switch)。在下文中，该器件称为压电效应晶体管或PET。为了获得该压电驱动的器件的期望性能，通过本文档来自技高网...
【技术保护点】
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：刘小虎，D纽恩斯，L克鲁辛伊鲍姆，GJ马丁纳，BG埃尔姆格林，陈冠能，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。