一种集成电路及对集成电路中总线状态进行监控的方法技术

本发明专利技术实施例公开了一种集成电路及一种对集成电路中总线状态进行监控的方法，所述集成电路中设置了多个状态检测器和顶层监测器，采用多个状态检测器分别读取与所述多个状态检测器中每个状态检测器耦合的一个分支总线上的状态数据，进而顶层监测器收集来自每个状态检测器的所述状态数据，并将所述状态数据通过接口输出。通过本发明专利技术实施例公开的集成电路及对集成电路中总线状态进行监控的方法，利用空闲的底层通路，即分支总线来传输本身的状态数据，不需经过主总线，再将多个分支总线读取的状态数据汇总并发往接口，减轻了主总线负担并避免由芯片管脚数量造成的限制。

【技术实现步骤摘要】

本专利技术涉及电子监控领域，更具体的说，是涉及。
技术介绍
为了保证电子设备的正常运行及调试，减少电子设备在开发过程中的设计验证时间，工作中常常需要对其内部电路的工作状态进行实时监控。现有技术中，对电子设备内部电路工作状态的实时监控主要有两种方式，一种是通过控制CPU(中央处理单元)读取工作状态信息，并上报至观测器件；一种是将各电路器件信号连接至芯片管脚，通过观测管脚电压分析内部工作状态。其中，第一种方式的工作过程可参见图1，如图所示，A为和B具有相似结构的电路器件，总线I是第一级总线的下一级总线，用于将数据上报至第一级总线上，总线3则将数据上报至总线2，采用逐级上报，并由第一级发往处理器；该现有技术一获取内部电路工作状态的方法中，工作状态数据的读取都需要CPU控制，工作状态数据的传输也都需要通过总线I。第二种方式的工作过程可参见图2，如图2所示，现有技术二获取内部电路工作状态的方法，是将电路器件的信号连接至芯片管脚上，通过观测芯片管脚上的电压来判断该管脚所连接的电路器件的工作状态，每一级总线都与芯片管脚存在接口。然而，现有技术一所采用的方法，在系统需要频繁访问内部状态的情况下，CPU和总线I就会非常繁忙，整体影响系统性能；而现有技术二所采用的方法，由于受到芯片管脚数量的限制，访问的内部电路工作状态的种类也就有很大限制。
技术实现思路
有鉴于此，本专利技术实施例提供了，以获取内部电路工作状态，减轻总线负担并避免由芯片管脚数量造成的限制。为实现上述目的，本专利技术提供如下技术方案一种集成电路，包括处理器、主总线、多个分支总线、多个状态检测器、顶层监测器和接口 ；所述多个分支总线通过所述主总线耦合至所述处理器；所述主总线用于将来自多个分支总线的数据传输至所述处理器；所述处理器用于进行数据处理；多个状态检测器中的每一个状态检测器分别耦合至所述多个分支总线中的一个总线上，分别用于读取与所述每个状态检测器耦合的分支总线上的状态数据，并将所述状 态数据上传至顶层监测器；所述顶层监测器，用于收集来自每个状态检测器的所述状态数据，并将所述状态数据通过所述接口输出。一种对集成电路中总线状态进行监控的方法，包括多个状态检测器分别读取与所述多个状态检测器中每个状态检测器耦合的一个分支总线上的状态数据；顶层监测器收集来自每个状态检测器的所述状态数据，并将所述状态数据通过接口输出；其中，所述分支总线通过主总线耦合至处理器；所述主总线用于将来自所述分支总线的数据传输至所述处理器；所述处理器用于进行数据处理。经由上述的技术方案可知，与现有技术相比，本专利技术实施例公开了一种集成电路及一种对集成电路中总线状态进行监控的方法，所述集成电路包括处理器、主总线、多个分支总线、多个状态检测器、顶层监测器和接口，所述多个分支总线通过所述主总线耦合至所述处理器，所述主总线将来自多个分支总线的数据传输至所述处理器，所述多个状态检测器中的每一个状态检测器分别耦合至所述多个分支总线中的一个总线上，分别读取与所述每个状态检测器耦合的分支总线上的状态数据，并将所述状态数据上传至顶层监测器，所述顶层监测器收集来自每个状态检测器的所述状态数据，并将所述状态数据通过所述接口输出。上述集成电路及对集成电路总线状态监控的方法，利用空闲的底层通路，即分支总线来读取本身的状态数据，再将多个分支总线读取的状态数据汇总并发往接口，减轻了总线负担并避免由芯片管脚数量造成的限制。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。图I为现有技术一获取电子设备内部电路工作状态的方法示意图；图2为现有技术二获取电子设备内部电路工作状态方法示意图；图3为本专利技术实施例公开的集成电路布局示意图；图4为本专利技术实施例公开的状态检测器结构示意图；图5为本专利技术实施例公开的顶层监测器结构示意图；图6为本专利技术实施例公开的第一集成电路总线状态监控的方法流程图；图7为本专利技术实施例公开的顶层监测器工作流程图；图8为本专利技术实施例公开的第二集成电路总线状态监控的方法流程图；图9为本专利技术实施例公开的读取状态数据的流程示意图。具体实施例方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。实施例一图3为本专利技术实施例公开的集成电路布局示意图，参见图3所示，A为和B具有相似结构的电路器件，每一个状态检测器都部署在一条分支总线上，与其所在的分支总线上的功能单元同级，为并行关系；所述集成电路可以包括处理器、主总线、多个分支总线、多个状态检测器、顶层监测器和接口；所述多个分支总线通过所述主总线耦合至所述处理器；所述主总线用于将来自多个分支总线的数据传输至所述处理器；其中，所述多个分支总线中的一个分支总线通过其他的分支总线耦合至所述主总线.所述处理器用于进行数据处理；所述数据可以是由集成电路内各级总线传输给所述处理器，由处理器对这些数据做处理，所述数据可包括但不限于音频、视频等业务数据。多个状态检测器中的每一个状态检测器分别耦合至所述多个分支总线中的一个总线上，分别用于读取与所述每个状态检测器耦合的分支总线上的状态数据，并将所述状态数据上传至顶层监测器；其中，所述每个状态检测器的一种示意性结构可以参见图4，如图所述，所述每个状态检测器40可以包括存储器401，用于存储集成电路中的所述每个状态检测器耦合的分支总线上的状态访问请求；其中，所述状态访问请求可以由状态检测器周期性自主产生，也可以是由所述集成电路中，与所述每个状态检测器通过分支总线耦合的功能单元产生的；控制单元402，用于读取来自所述存储器的状态访问请求，并触发读取与所述每个状态检测器耦合的分支总线上的状态数据的操作；其中，所述每一个状态检测器可以周期性地读取与所述每个状态检测器耦合的分支总线上的状态数据；上报器403，用于将读取的状态数据上传至顶层监测器。所述顶层监测器，用于收集来自每个状态检测器的所述状态数据，并将所述状态数据通过所述接口输出。每个状态检测器收集的状态数据反映了该状态检测器所检测的总线的状态情况，如该总线的繁忙程度。在实际应用中，如果一个总线负担的数据量超过一定门限或者达到最大负载的一定比例，如80%，可认为该总线达到繁忙。在一个示意性的示例中，所述顶层监测器的结构示意图可以参见图5，如图5所示，所述顶层监测器50可以包括缓存器501，用于缓存来自每个状态检测器的所述状态数据；由于各个状态检测器可能会同时发送状态数据给顶层监测器，出现时间冲突，在顶层监测器中设置缓存器，能够平滑时间上操作的冲突，所述黄村器501中至少要包括一个缓存块；处理单元502，用于对来自每个状态检测器的所述状态数据分别打包得到来自每个状态检测器的打包状态数据，将所述来自每个状态检测器的打包状态数据通过所述接口输出；所述来自每个状态检测器的打包状态数据包括与所述每个状本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：王海军，孙兴国，唐维，
申请(专利权)人：华为技术有限公司，
类型：发明
国别省市：