总线系统和总线从锁定状态中恢复的方法技术方案

本发明专利技术实施例公开了一种总线系统和总线从锁定状态中恢复的方法，可以解决现有技术中，电路不能以较低的成本实现总线从锁定状态中恢复的问题。所述总线系统，包括主设备和通过总线与该主设备相连的至少一个从设备；所述总线系统还包括控制单元，其中，所述控制单元的Ｉ／Ｏ管脚分别与所述从设备的电源端连接；所述控制单元还通过Ｉ／Ｏ管脚与所述主设备的通信接口连接，或与所述总线中的时钟信号线和数据／地址信号线连接。所述方法，包括：检测到总线处于锁定状态；获得使总线锁定的从设备的地址信息；根据所述地址信息，控制为相应的从设备提供电源的控制单元的Ｉ／Ｏ管脚，使相应的从设备下电。本发明专利技术实施例适用于总线电路，如Ｉ↑［２］Ｃ总线电路。

【技术实现步骤摘要】

本专利技术涉及通信技术，特别涉及一种总线系统和总线从锁定状态中恢复的 方法。
技术介绍
I2C (Inter Integrated Circuit )集成电路间总线是Phi 1 ips (飞利浦)公 司专利技术的一种低成本的芯片间通信总线，它只包含两个信号SCL和SDA,其中， SCL是串行时钟信号，SDA是串行数据/地址信号。12<:总线的主要特点是(1)采 用主从结构，通常由一个主设备和多个从设备组成，也可以支持多个主设备； (2)同步总线，SCL为同步的时钟信号，由主设备驱动，SDA由主设备或从设备驱 动；(3)有三种工作模式标准模式，速率是100Kbps;快速模式，速率是400Kbps; 高速模式，速率是3. 4Mbps; (4)总线结构，便于扩充新设备；(5)信号管脚数少， 芯片的实现成本低，印制板布线也很方便。It总线目前已经在通信设备、家用电器等领域得到了广泛使用，主要用于 芯片间管理、控制信息的传送，例如服务器领域的SMbus (System Management bus,系统管理总线)、电信领域的IPMI (Intelligent Platform Management Interface,智能平台管理接口 )都是基于"C总线设计而成的。图i为采用主从连接方式的i2c总线电路图，在该电路中， 一个主设备通过rc总线连接有多个从设备。I'C总线虽然简单易用，但是存在总线拓朴结构固有的 一个不足之处，即容易发生总线挂死或锁定的问题。在正常情况下，总线信号 空闲时是高电平，如果总线上的一个设备由于某种原因(例如12(:总线传输时单 板发生复位)将信号线拉低，那么其他设备将无法使用总线。为了使总线从锁定状态中恢复，现有技术中主要采用以下两种技术方案第一种技术方案当12<:总线发生锁定后，主设备连续发出9个以上的SCL时 钟信号，使从设备内部的状态机恢复到空闲状态，即SDA恢复到高电平，于是It 总线恢复正常，可以重新发起数据传输。第二种技术方案如图2所示，电源通过M0S (Metal Oxide Semiconductor, 金属氧化物半导体)管或继电器连接到从设备，单板软件通过控制它们的接通 或关断，使从设备从锁定状态中恢复正常。在实现本专利技术过程中，专利技术人发现现有技术中至少存在如下问题其技术 方案的实现要么依赖于具体的芯片，才能保证总线从锁定状态中恢复；要么需 要增加额外的器件，成本较高。
技术实现思路
本专利技术实施例提供一种能够以较低的成本实现总线从锁定状态中恢复的总 线系统和总线从锁定状态中恢复的方法。一种总线系统，包括主设备和通过总线与该主设备相连的至少一个从设备； 所述总线系统还包括控制单元，其中，所述控制单元的I/O输入/输出管脚分别与所述从设备的电源端连接；所述控制单元还通过I/0管脚与所述主设备的通信接口连接，或与所述总线 中的时钟信号线和数据/地址信号线连接。一种总线从锁定状态中恢复的方法，包括冲企测到总线处于锁定状态；获得使总线锁定的从设备的地址信息； 根据所述地址信息，控制为相应的从设备提供电源的控制单元的I/0管脚， 使相应的从设备下电。本专利技术实施例中，利用控制单元的i/o管脚为从设备提供电源。当检测到总线处于锁定状态时，先获得使总线锁定的从设备的地址信息，然后控制为相应 的从设备提供电源的控制单元的I/0管脚，使相应的从设备下电，从而使总线从 锁定状态中恢复。该方法实现简单，成本低。 附图说明图l为现有技术中代总线采用主从连接方式的电路连接示意图；图2为现有技术中电源通过MOS管或继电器为从设备供电的电路连接示意图；图3为本专利技术总线系统实施例的电路连接示意图； 图4为12(:总线写操作的时序图； 图5为12(:总线的开始和结束条件所对应的时序图； 图6为本专利技术方法实施例的流程图； 图7为本专利技术方法实施例的具体流程示意图。具体实施方式本专利技术实施例提供一种能够以较低的成本实现总线从锁定状态中恢复的总 线系统和总线从锁定状态中恢复的方法。下面结合附图对本专利技术实施例作详细 说明。如图3所示，本专利技术实施例的总线系统，包括主设备301和通过I2C总线与 该主设备301相连的N个从设备(N) 303, N为整数，N>1;所述总线系统还包括控制单元302，控制单元302的I/O (输入/输出)管 脚分别与从设备303的电源端连接；控制单元302还通过I/O管脚与主设备301 的通信接口连接，或与I2C总线中的时钟信号线SCL和数据/地址信号线SDA连 接。其中，控制单元302为PLD (Programmable Logic Device,可编程逻辑器 件)或CPLD ( Complex PLD,复杂可编程逻辑器件)等器件。下面以PLD为例对 本专利技术实施例予以i)L明。目前在通信领域的单板设计中，PLD使用的越来越多，它们的容量、速率、 接口特性由设计者根据需要选择，既可以完成简单的地址译码、时序调整和接 口适配，也能实现复杂的协议和算法处理功能，而且功能可以在线重新配置， 使用非常方便，这些优点使PLD成为单板上很常见的单元电路。由于lt总线的 从设备 一 般是 EEP画 (Electrically Erasable Programmable Read Only Memory,电可4寮可编程只读存储器)、RTC (Real Time Clock,实时钟)、传 感器之类的小器件。这些器件的功耗都很低，以EEPROM为例，它的工作电流在 3mA以内，工作电压是1. 8-5. 5V。而PLD的I/O管脚驱动能力可以达到20mA以 上，逻辑电平可以选择TTL或CMOS,能够满足从设备对电源电压和电流的要求， 因此可以用PLD的1/0管脚作为I2C总线从设备的电源。在PLD的1/0管脚提供 的电流满足要求的情况下，本专利技术实施例的技术方案也可以用于其他类型的总 线连接电路中。本实施例中，控制单元302为PLD，利用PLD的I/0管脚为从设备SOS提供电源。 正常状态时，PLD的I/0管脚输出高电平，使从设备303上电后正常工作；当总线 处于锁定状态时，主设备301获得使总线锁定的从设备的地址信息，并将该地址 信息通过通信接口发送给PLD，或者PLD读取和存储总线上当前被访问的从设备 的地址信息(此时PLD与总线的SCL和SDA连接)。4艮据所述地址信息，PLD控制相 应的I/0管脚输出低电平，使相应的从设备下电，从而总线从锁定状态中恢复。 本专利技术实施例利用了PLD的I/O管脚来控制从设备303的上下电，电路实现简单' 成本低。下面以总线进行写操作为例介绍rc总线的基本时序。如图4、图5所示，代总线进行写操作时，数据传输由主设备发起，它先产 生一个START (开始)条件，即SCL为高电平的时候，SDA从高电平变为低电平， 然后再依次输出7位的设备地址和1位的读写指示，后者为低电平表示写操作， 高电平表示读操作。总线上的所有从设备接收到这些信号之后会与自己的设备 地址信息进行比较，地址信息相同的从设备即被选中。从设备被选中后会在SDA 上输出 一个低电平的ACK确认信号。接着，主设备发出8位的字地址和待写入的 数据，从设备将数据接收下来并产生与字地址和数据分别对应的两个A本文档来自技高网...

【技术保护点】
一种总线系统，其特征在于，包括主设备和通过总线与该主设备相连的至少一个从设备；所述总线系统还包括控制单元，其中，　所述控制单元的Ｉ／Ｏ管脚分别与所述从设备的电源端连接；　所述控制单元还通过Ｉ／Ｏ管脚与所述主设备的通信接口连接，或 与所述总线中的时钟信号线和数据／地址信号线连接。

【技术特征摘要】

【专利技术属性】
技术研发人员：李延松，
申请(专利权)人：华为技术有限公司，
类型：发明
国别省市：94[中国|深圳]