接口扩展模块与可编程逻辑控制器的系统及方法技术方案

一种通信接口包含与扩展模块通信以便读与写离散输入／输出、模拟输入／输出、智能模块控制以及扩展模块状态的处理器。这些扩展模块可以是专用集成电路（ＡＳＩＣ），各具有适当地应答输入／输出扩展总线信号的状态机结构。该ＡＳＩＣ可包含利用来自控制器的消息的第一字节的错误检测。从而，该ＡＳＩＣ检测何时已从控制器传递错误消息并发送消息给扩展模块，从而不响应来自控制器的消息而改变它们的输出状态。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术一般涉及将控制模块接口到其它模块上。更具体地，本专利技术的示范实施例涉及接口扩展模块与可编程逻辑控制器(PLC)。
技术介绍
此前，已利用接口将控制模块接口到其它模块上。然而，在通过引用将其全文结合在此的名为“从属ASIC”的美国专利申请序号09/814,221中所描述的与所要求的专利技术所详细设想的系统及方法之前，尚无用于接口多种通信协议的通用接口可以利用。然而，存在着对接口扩展模块与可编程逻辑控制器(PLC)的改进的系统及方法的需求。此外，存在着对检测在通信信号的第一字节上存在错误以防止写出无效数据的需求。
技术实现思路
本专利技术涉及用于与可编程逻辑控制器一起使用的扩展模块的通信接口。这一通信接口包含与扩展模块通信以便读与写离散输入/输出、模拟输入/输出、智能模块控制及扩展模块状态的处理器。在一个实施例中，这些扩展模块是专用集成电路(ASIC)。ASIC具有适当地应答输入/输出扩展总线信号的状态机结构。在示范性实施例中，ASIC中包含智能，借此从来自控制器的消息的第一字节起进行检错。从而，该ASIC检测何时传递了来自控制器的错误消息，并将消息传输给其输出状态不根据来自控制器的消息而改变的扩展模块。从而，扩展模块忽略错误消息。一个示范实施例涉及一种防止接口控制器与输入/输出(I/O)设备的通信接口写出无效数据的方法。这一方法可包含解码从控制器传递给专用集成电路(ASIC)的消息中的控制字节，确定控制器正在寻址的是若干扩展模块中的哪一个扩展模块以及正在传递的是哪一类型的消息，生成奇偶校验位，将生成的奇偶校验位与附加在控制字节上的奇偶校验位比较，以及如果奇偶校验位不匹配，发布信号以保留这些扩展模块的输出状态。另一示范实施例涉及通信接口设备，响应通信协议，用于接口扩展模块，以便读与写离散输入/输出(I/O)、模拟I/O、智能模块控制及扩展模块状态。该设备可包含用于解码从控制器传递的消息中的控制字节的装置，用于确定该控制器正在寻址的是若干扩展模块中的哪一扩展模块(EM)及正在传递的是哪一类型的消息的装置，用于生成奇偶校验位的装置，用于将生成的奇偶校验位与附加在控制字节上的奇偶校验位比较的装置，以及用于在奇偶校验位不匹配时发布信号以保持这些扩展模块的输出状态的装置。另一示范实施例涉及提供串行通信给扩展模块来读与写离散输入/输出、模拟输入/输出、智能模块控制、及扩展模块状态的系统。这一系统可包含提供通信与控制给若干扩展模块的状态机结构以及提供读消息与写消息给状态机结构的控制器。这些读消息与写消息的第一字节包含控制信息与奇偶校验位。将状态机结构配置成解码来自控制器的控制信息，确定控制器正在寻址这些扩展模块中哪一个以及来自控制器的消息是读还是写消息，生成测试奇偶校验位，将来自控制器的奇偶校验位与测试奇偶校验位比较，以及如果来自控制器的奇偶校验位与测试奇偶校验位不匹配，传递检错信号给这些扩展模块。熟悉本技术的人员在审阅了后面的图、详细说明以及所附权利要求时，本专利技术的其它特性与优点将是显而易见的。附图说明下面将参照附图描述本专利技术的示范实施例，其中相同的数字表示相同的元件，以及图1为从扩展模块(EM)观察到的输入/输出(I/O)扩展总线信号的表；图2为展示扩展总线针脚(pin)分配及连接器键朝向(keyorientation)的扩展模块印刷接线板(PWB)图20；图3为扩展总线写周期处理的信号图；图4为扩展总线读周期处理的信号图；图5为ASIC针脚分配、信号名、缓冲器类型、及信号描述的表； 图6为展示连接在I/O扩展总线上的扩展模块(EM)从属专用集成电路(ASIC)的电路图；图7为连接在一起的一组ASIC模块；图8为按照各种值的ASIC模式的表；图9为用在操作模式1中的地址与控制部分的表；图10为用在操作模式2中的总线信号的表；图11为PLC的模拟输入访问序列的框图；图12为PLC的模拟输出访问序列的框图；图13为设定振荡器周期的电路图；图14为定时器电路；图15-23为各种消息类型与条件的ASIC信号的定时图；图24-28为PLC的模拟输入中的指令的定时图；以及图29-31为PLC的模拟输出中的指令的定时图。具体实施例方式描述了接口扩展模块与可编程逻辑控制器(PLC)的系统与方法。在下面的描述中，为了说明的目的，陈述了许多特定细节以便提供对本专利技术的彻底理解。然而，对于熟悉本技术的人员而言，显而易见可以无须这些特定细节而实践示范性实施例。在其它实例中，以框图形式示出结构与装置以便方便示范性实施例的描述。在一个示范性实施例中，本专利技术的接口提供对扩展模块(EM)的串行通信。接口的CPU控制去往与来自EM的所有通信并在这里称作“主功能”。扩展模块包含ASIC来实现这一串行通信协议并称作“从属功能”或“从属ASIC”。图1示出从扩展模块(EM)观察到的示范性输入/输出(I/O)扩展总线信号的表10，从PLC到EM及从EM到EM的连接最好是用10脚管座型连接的1对1连接。图2示出扩展总线针脚分配及连接器键朝向的示范性扩展模块印刷接线板(PWB)图20。图3-4示出扩展总线读周期与写周期序列。总线处理是由XA_OD信号上的短低态有效脉冲(short active low pulse)发动的。图3中MA-模块0至6的模块地址(3位) R-读/写位(读低态有效)RA-寄存器R0至R15的寄存器地址(4位)CP-CPU在MA、R、RA上生成的控制奇偶校验(2位)写数据-写到模块上的数据(8位)DP-CPU在写数据上生成的数据奇偶校验(2位)ACK-好的写周期的模块确认(2位)图4中MA-模块0至6的模块地址(3位)R-读/写位(读低态有效)RA-寄存器R0至R15的寄存器地址(4位)CP-CPU在MA、R、RA上生成的控制奇偶校验(2位)读数据-读自模块的数据(8位)DP-CPU在写数据上生成的数据奇偶校验(2位)图5示出EM SLAVE ASIC的针脚分配、信号名、缓冲器类型及信号说明的表50。ASIC的输入/输出(I/O)适应(accommodate)所有扩展模块I/O配置。即ASIC为通用接口。这一通用性是通过在ASIC中实现多种操作模式完成的。下面参照图15-31进一步描述这多种操作模式。图6示出连接在I/O扩展总线上的扩展模块(EM)从属ASIC 62。外部滞后门64提供附加滞后来确保保持时钟的质量。除了外部滞后门64，EM从属ASIC 62在所有关键性输入信号上实现模拟Schmitt触发器输入缓冲器66来防御电噪声干扰。模拟Schmitt触发器输入作用在EMC_1、EMC_N、XAS、XOD、及EXP2输入信号上。已设计出能消除外部滞后门64的EM从属ASIC 62。只有一个时钟输入是有效的并将其它时钟输入拉到适当的状态。I/O扩展总线上的数据信号EMD是双向信号而方向控制与缓冲存储是受EM从属ASIC 62控制的。将EM从属ASIC 62设计成接收及转发I/O扩展总线信号到下游下一个模块或将来自下游模块的数据转发回PLC。信号XAS与XOD是从I/O扩展总线信号XAOD导出的。XAS信号跟随XAOD信号与在发动总线处理的时钟前沿上抽样的短低态有效脉冲(1个时钟周期)。信号XOD滤出该短低态有效脉冲XAS，并只本文档来自技高网...

【技术保护点】
一种向扩展模块提供串行通信的系统，该系统包括：　　　　向状态机结构提供读消息与写消息的控制器，读消息与写消息的第一字节包含控制信息和奇偶校验位，该控制信息包括三个扩展模块地址位、紧跟在所述三个扩展模块地址位后面的读／写位和紧跟在所述读／写位后面的四个寄存器地址识别位，所述读／写位表示扩展模块动作。

【技术特征摘要】
US 2001-9-20 09/9573471.一种向扩展模块提供串行通信的系统，该系统包括向状态机结构提供读消息与写消息的控制器，读消息与写消息的第一字节包含控制信息和奇偶校验位，该控制信息包括三个扩展模块地址位、紧跟在所述三个扩展模块地址位后面的读/写位和紧跟在所述读/写位后面的四个寄存器地址识别位，所述读/写位表示扩展模块动作。2.如权利要求1的系统，其中状态机结构是以专用集成电路ASIC实现的。3.如权利要求2的系统，其中该ASIC包含双向缓冲器。4.如权利要求2的系统，其中该ASIC具有三种操作模式用于具有8个或更少输入/输出的离散输入/输出的第一模式，用于具有8个以上输入/输出的离散输入/输出的第二模式，以及用于设置与控制非智能模拟模块的第三模式。5.如权利要求4的系统，其中实现监视器功能，以便在该控制器不能与这些若干扩展模块之一通信超过一个时段时禁止所有的离散输出。6.如权利要求5的系统，其中在第一与第二操作模式期间，启动该监视器功能。7.如权利要求1的系统，其中状态机结构确定该控制器正在寻址若干扩展模块中的哪一个以及来自该控制器的消息是读消息还是写消息。8.一种用于在可编程逻辑控制器和预定串联耦合的扩展模块之间提供通信的方法，该方法包括发送消息以响应预定的低脉冲，所述消息包括第一序列的多个位，所述发送包括发送三个扩展模块地址位；发送紧跟在所述三个扩展模块地址位之后的读/写位，所述读/写位表示扩展模块动作；和发送紧跟在所述读/写位之后的四个寄存器地址识别位。9.如权利要求1的方法，其中从可编程逻辑控制器中串行发送所述消息给预定的扩展模块。10.如权利要求1的方法，进一步包括紧跟在所述多个寄存器地址位之后，发送多个奇偶校验位。11.如权利要求1的方法，进一步包括在所述多个寄存器地址位之后，...

【专利技术属性】
技术研发人员：MR马斯，
申请(专利权)人：西门子能量及自动化公司，
类型：发明
国别省市：US[美国]