数字锁相移相触发电路制造技术

本发明专利技术公开了一种数字锁相移相触发电路，包括由压控振荡器、复杂可编程逻辑器件锁相环（PLL）组成的可控硅移相触发电路，复杂可编程逻辑器件锁相环（PLL）由64分频器、6分频器、裂相器、鉴相器和相序检测器组成，当改变移相电压给定信号时则改变裂相器输出三相电压与电网电压的相位差，从而达到移相的目的，裂相器的输出三相信号作为触发延时脉冲进行编码和调制。本发明专利技术具有提高了集成度，使电路元件大大减少，系统简单可靠，调试更加方便的优点。

【技术实现步骤摘要】

本专利技术公开一种电路，特别是一种数字锁相移相触发电路。
技术介绍
目前，三相可控硅电源采用小规模集成电路的模拟电路实现可控硅的触发，这类电路把同步变压器送来的信号转换为锯齿波信号，再与给定的直流电压相比较来得到移相信号，由于三相锯齿波信号的斜率、占空比和幅度等受分离元器件参数关系密切，比较电路容易受到外部干扰产生误差，移相精度和三相不平衡度较差，三相不平衡度在3-5度左右，造成谐波增加，对电网污染加重。由于移相精度较差，恒流或恒压稳定度仅为0. 5%左右，在某些对电压稳定度要求较高的使用场合(如化成箔行业)已不能满足要求。
技术实现思路
本专利技术的目的是为了克服以上的不足，提供一种系统简单可靠，调试更加方便，可控硅电源的性能大大提高的数字锁相移相触发电路。本专利技术的目的通过以下技术方案来实现一种数字锁相移相触发电路，包括由压控振荡器、复杂可编程逻辑器件锁相环(PLL)组成的可控硅移相触发电路，所述复杂可编程逻辑器件锁相环(PLL)使压控振荡器的振荡频率保持为一个恒定的数值，相位与电网相位保持给定的相位差，通过逻辑编码器编码成相位差为60度的6组的触发脉冲信号，并进行高频调制成触发信号，再通过驱动放大隔离电路行成触发信号对可控硅进行触发，所述复杂可编程逻辑器件锁相环(PLL)由64分频器、6分频器、裂相器、鉴相器、和相序检测器组成，所述压控振荡器的振荡信号经过64分频器和6分频器分频后得到脉冲电压，所述脉冲电压经过裂相器裂相为Ad、Bd、Cd三相信号，同时电网电压经过缓冲放大器转换成幅度为5V的电网相位基准脉冲信号A、B、C与脉冲电压经过裂相器裂相后的Ad、Bd、Cd三相信号经过鉴相器进行比较分别得到三相相位差值信号Da、Db、Dc，所述三相相位差值信号Da、Db、Dc经过加法器把三个差值信号跟电压给定信号相加后输入到压控振荡器的控制端，从而控制振荡频率，然后再经过64分频器和6分频器分频、裂相器裂相，当产生裂相的三相信号与电网频率和相位不一致时则鉴相器输出的相位差值信号改变(增大或减小)使压控振荡器输出频率和相位改变直至使压控振荡器输出锁定在电网频率的384倍频，再经64分频和6分频后锁定在同电网电压同频同相，相序检测作为电网输入电压的相序是否正确，是否有缺相，如果相位错误或缺相则对整个电路进行保护，移相给定信号同三相差值信号相加使振荡频率与电网电压之间产生一个固定的电位差，当改变移相电压给定信号时则改变裂相器输出三相电压与电网电压的相位差，裂相器的输出三相信号作为触发延时脉冲进行编码和调制。本电路采用复杂可编程逻辑控制器和压控振荡器组成锁相和移相电路，提高了集成度，使电路元件大大减少，系统简单可靠，调试更加方便。由于采用数字同步锁相和移相技术，三相不平衡度小于0. 5度，电源的稳定度可以达到0. 05%以上。使可控硅电源的性能大大提闻。附图说明图I为本专利技术的结构示意 图2为本专利技术的锁相原理具体实施例方式 为了加深对本专利技术的理解，下面将结合实施例和附图对本专利技术作进一步详述，该实施 例仅用于解释本专利技术，并不构成对本专利技术保护范围的限定。如图1-2示出了本专利技术一种数字锁相移相触发电路的一种实施方式包括由压控振荡器、复杂可编程逻辑器件锁相环(PLL)组成的可控硅移相触发电路，所述复杂可编程逻辑器件锁相环(PLL)使压控振荡器的振荡频率保持为一个恒定的数值，相位与电网相位保持给定的相位差，通过逻辑编码器编码成相位差为60度的6组的触发脉冲信号，并进行高频调制成触发信号，再通过驱动放大隔离成触发信号对可控硅进行触发，压控振荡器输出信号的频率受控于移相电压给定的大小，而在图2所示锁相环路中，鉴相器的输出信号以及移相给定信号经缓冲放大后的输出信号相加，相加后的信号作为控制电压送到压控振荡器的输入端，控制其振荡频率和相位。当环路锁定后，压控振荡器输出为384倍电源频率的振荡器号信号即CKl信号，信号CKl经64分频后得到CK2信号，其频率为电源频率的6倍(当电源频率为50Hz时工作在6分频；当电源频率为60Hz时，工作在5分频)，CK2信号再经6分频器和裂相器得到三个信号即延迟基准信号Aa、Ba、Ca，其频率为电源频率，宽度为180度，但彼此间相位互差120度。这三个信号与相位基准电路产生的电源基准信号A、B、C被分别送入三相异或非门鉴相器(PD)，从而产生三个相位差值信号Da、Db、Dc。当压控振荡器的输出信号频率锁定在电源频率数倍(如384倍)的数值时，压控振荡器的控制电压必须保持为一个恒定的数值，即相位差值信号与缓冲后的移相给定电压之和为一恒值，相序检测作为电网输入电压的相序是否正确，是否有缺相，如果相位错误或缺相则对整个电路进行保护，这样，当移相给定电压值上升时，缓冲后的电压下降，为保持频率锁定及压控振荡器控制电压的恒定，相位差值信号平均电压值要上升，因而电源基准信号A、B、C与延迟基准信号Ad、Bd、Cd间的相位差值减少。而延迟基准信号Ad、Bd、Cd直接决定了触发脉冲延迟角的大小，从而实现可控硅触发的移相控制。为实现三相全控桥整流电路的移相触发，移相信号通过逻辑编码器编码成相位差为60度的6组触发脉冲并在逻辑编码器内高频调制成P1-P6的触发信号，然后触发信号再通过驱动放大隔离成触发信号G1K1-G6K6对可控硅进行触发。在6相12脉波整流时可以编码成相位差为30度的12组触发脉冲并进行高频调制后对可控硅进行触发。本专利技术提高了集成度，使电路元件大大减少，系统简单可靠，调试更加方便，由于采用数字同步锁相和移相技术，三相不平衡度小于0. 5度，电源的稳定度可以达到0. 05%以上，使可控硅电源的性能大大提高。权利要求1.一种数字锁相移相触发电路，其特征在于包括由压控振荡器、复杂可编程逻辑器件锁相环(PLL)组成的可控硅移相触发电路，所述复杂可编程逻辑器件锁相环(PLL)使压控振荡器的振荡频率保持为一个恒定的数值，相位与电网相位保持给定的相位差，通过逻辑编码器编码成相位差为60度的6组触发脉冲信号，并进行高频调制成触发信号，再通过驱动放大隔离电路行成触发信号对可控硅进行触发。2.根据权利要求I所述一种数字锁相移相触发电路，其特征在于复杂可编程逻辑器件锁相环(PLL)由64分频器、6分频器、裂相器、鉴相器和相序检测器组成，所述压控振荡器的振荡信号经过64分频器和6分频器分频后得到脉冲电压，所述脉冲电压经过裂相器裂相为Ad、Bd、Cd三相信号，同时电网电压经过缓冲放大器转换成幅度为5V的A、B、C三相脉冲信号作为电网相位基准信号与脉冲电压经过裂相器裂相后的Ad、Bd、Cd三相移相信号经过鉴相器进行比较分别得到三相相位差信号Da、Db、Dc，所述三相相位差信号Da、Db、Dc同移相电压给定信号一起经过加法器相加后输入到压控振荡器的控制端，从而控制振荡频率，然后再经过64分频器和6分频器分频、裂相器裂相，当产生裂相的三相相位差信号Da、Db、Dc与电网不一致时则鉴相器输出的相位差信号改变(增大或减小)使压控振荡器输出频率锁定在电网电压的384倍频率，移相给定信号同三相相位差信号Da、Db、Dc相加使振荡频率与电网电压之间产生一个固定的相位差，当改变移相电压给定信号时则改变裂相器输出三相电压与电网电压的相位本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：郭建，
申请(专利权)人：南通金枫电气有限公司，
类型：发明
国别省市：