移位单元、移位装置和液晶显示器制造方法及图纸

一种移位单元、移位装置和液晶显示器。所述移位单元包括：第一控制单元，接收输入控制信号、第二输出控制信号，产生第一输出控制信号；所述输入控制信号包括第一输入控制信号和第二输入控制信号；第二控制单元，接收时钟信号、所述第一输出控制信号，产生所述第二输出控制信号；所述时钟信号包括互为反相的第一时钟信号和第二时钟信号；栅极驱动信号产生单元，接收所述时钟信号、所述第一输出控制信号和第二输出控制信号，产生栅极驱动信号。本发明专利技术的移位单元，减小了电路的功耗，延长了电路的使用寿命。且其制造可以与4mask工艺兼容，节省了制造时间，提高了产能。

【技术实现步骤摘要】

本专利技术涉及液晶显示领域，特别涉及移位単元、移位装置和应用该移位装置的液日日显不
技术介绍
在液晶显示器(IXD)中，或者在结构与之相似的其他平板显示器比如电子书、有机发光二极管柔性显示器等，栅线作为液晶像素阵列布局中的行驱动线是横向布置的。以薄膜晶体管液晶面板(TFT-IXD)为例，其通过液晶像素矩阵显示图像。请參见图1，图1是现有技术的TFT-IXD面板的结构示意图，包括多个子像素単元，以及与其连接的多条栅线Gl，G2...&1、多条数据线Dl，D2...Dm。其中，每ー个子像素単元都包括薄膜晶体管、存储电容、液晶电容等，且薄膜晶体管的栅极与其对应的栅线相连，薄膜晶体管的源极与其对应的数据线相连。以子像素単元10为例，包括作为像素开关的薄膜晶体管 (TFT) 101、存储电容102、液晶电容103。薄膜晶体管101的栅极与栅线Gl相连，源极与数据线Dm相连。栅线Gl，G2. . . Gn及数据线Dl，D2. . . Dm分别连接到栅驱动电路106和数据驱动电路107。栅驱动电路106和数据驱动电路107分別与印刷电路(PCB) 108连接。栅驱动电路106和数据驱动电路107都是后期在组装液晶显示器的时候贴附到液晶显示面板上的。驱动电路的造价高，并且组装贴附エ艺也要花费大量的エ序、人力、时间等，为了降低成本，可以使用非晶硅栅驱动(ASG, Amorphous Silicon Gate)技术，ASG 技术是在液晶面板制造过程中同步的将栅极驱动电路集成在液晶显示面板的非显示区域， 一般为液晶显示面板的边框区域。由于采用ASG技术可以省去原来面板上栅极驱动电路， 提高面板LCD集成度，减少外部元件，降低制造成本，因此，ASG技术被越来越多地应用到 TFT-LCD制造中。ASG技术中，每一行像素旁的単独产生栅极驱动信号的电路结构称为ASG単元，通常的ASG単元具有ー个移位寄存器的结构，一个整体的ASG驱动电路是ASG単元在所有行的重复，或者是奇偶行ASG単元的隔行重复。栅极驱动信号与液晶像素阵列中的像素単元的开关元件(例如薄膜晶体管TFT)连接，控制所述开关元件的导通和断开。请參见图2，图2为ASG的原理图，ASG驱动电路由一系列的ASG単元(移位寄存器)121組成。每ー个ASG単元均有ー个输入节点IN，ー个输出节点OUT，一个电压源节点 VI，ー对相位互补(即反相)的时钟信号节点Cl和C2。其中，所述电压源节点VI、第一级起始电压STV、时钟信号CK (占空比略低于50% )及与所述时钟信号CK相位差180度(即反相)的时钟信号CKB均由图1中所示的印刷电路108提供。负电压VGL与每个ASG単元的电压源节点Vl相连接、时钟信号CK和CKB分別和 ASG単元的Cl，C2节点连接。通常奇数级ASG単元的Cl节点接时钟信号CK，C2节点接时钟信号CKB ；而偶数级ASG単元的Cl节点接时钟信号CKB，C2节点接时钟信号CK。ASG单元的输出节点OUT连接像素阵列的栅线，每个栅线控制液晶像素阵列中的一行像素。当输出节点OUT输出ー个正脉冲给ー根栅线时，则对相应的那一行像素的薄膜晶体管打开，数据线传输的信号可以写入像素电极。ASG驱动电路中的ASG単元121是级联的。当第一级起始信号STV到达第一级ASG 単元的输入节点IN吋，输出节点OUT根据时钟信号CK，向第一根栅线Gl输出ー个脉冲。同时这个脉冲输入到第二级ASG単元的输入节点IN，使得第二级的输出节点OUT根据时钟信号CKB，向G2输出ー个脉冲。像这样，每ー根栅线按时序依次获得ー个正脉冲。奇数级的 ASG単元与时钟信号CK同歩，而偶数级的ASG単元与时钟信号CKB同歩。请參见图3，图3为现有的应用于液晶面板的ASG単元的电路示意图。ASG単元通常包括时钟信号CK、CKB，控制信号产生电路130，晶体管Tl、T2和T3。其中T1的漏极和源极分别连接时钟信号CKB和输出节点OUT，栅极连接节点Ni， 所述输出节点OUT输出栅极驱动信号fete，所述节点m输出信号Q ；T2的漏极和源极分别连接输出节点OUT和负电压源VGL，T2的栅极连接节点N2，所述节点N2输出信号QB ；T3的漏极和源极分别连接输出节点OUT和负电压源VGL，T3的栅极连接时钟信号CK。对于液晶显示面板上的每个子像素単元的像素开关(即TFT)而言，其仅在每ー帧的一段时间内导通，数据线传输的电压信号在这段时间通过像素开关被写入到像素电极； 在此之后的其余时间像素开关保持关断。因此，图3中通过Tl使得输出节点OUT在特定时刻输出高电平，用于打开像素开关，在其余时间段通过T2和T3使得输出节点OUT維持在低电平状态，保持像素开关的关断。请參见图4，图4为图3所示的ASG単元中输入、输出信号的时序图，结合图3和图 4可知，Tl作为上拉TFT，在脉冲信号Q是高电平时导通，当CKB同为高电平吋，则CKB通过 Tl对输出节点OUT充电拉升到高电平，输出ー个正脉冲信号fete。T2，T3作为下拉TFT，在输出节点OUT输出ー个正脉冲后，使输出节点OUT保持在负电压VGL。除了 Tl导通的时间外，信号QB与时钟信号CKB保持同相位，信号QB和时钟信号CK保证T2和T3交替处于导通状态。故负电压源VGL交替通过T2和T3，将输出节点 OUT电压下拉到低电平。而在上述T2和T3交替导通的过程中，信号Q必须保持在低电平， 使Tl保持关断状态，一直保持到控制信号电路130接收到下一个输入脉冲使信号Q变成高电平。图3中由节点N2输出的信号QB变化比较多，产生QB信号比产生Q信号更加复杂。 于是人们对产生QB信号的电路做了许多探索和研究。请參见图5和图7，图5和图7分別给出了目前应用于液晶显示面板上的ASG単元电路示意图中产生信号QB的两种常见的电路。图5是现有技术实例一信号QB产生的电路示意图，图6是图5所示电路示意图的输入、输出信号的时序图。结合图5和图6，图5中T3的漏极连接节点N4，所述节点N4输出信号QB，T3的源极连接负电压源VGL，T3的栅极连接时钟信号CK。在时钟信号CK的正脉冲区间，T3处于导通状态，负电压源VGL通过T3的源极和漏扱，对节点N4放电将其下拉到低电平VGL，既信号QB被下拉到低电平VGL。T2的漏极连接节点N4，源极连接负电压源VGL，T2的栅极连接节点N3，所述节点 N3输入信号Q或栅极驱动信号Gate。在信号Q为高电平吋，T2处于导通状态，负电压源VGL 通过T2，对节点N4放电，既信号QB被下拉到低电平，可以达到-10V。Tl的漏极和栅极连接时钟信号CKB，T1的源极连接节点N4。在时钟信号CKB的正脉冲区间，Tl处于导通状态，时钟信号CKB通过Tl的漏极和源极对节点N4充电。当信号Q 为低电平，时钟信号CKB为高电平吋，信号QB被上拉到高电平，可以达到15V;当信号Q为高电平吋，同时时钟信号CKB也为高电平吋，时钟信号CKB通过Tl向节点N4充电，同时负电压源VGL通过T2向节点N4放电，因此，Tl和T2的导通能力的强弱决定了节点N4的电位， 既信号QB的电位，为了保证在信号Q为高电平且时钟信号CKB也为高电平吋，信号QB依然保持为低电平，T2的宽长比本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：吴天一，李嘉灵，杨康，凌志华，
申请(专利权)人：上海天马微电子有限公司，
类型：发明
国别省市：