本发明专利技术公开了一种基于VMM的IC-USB接口模块验证方法，采用验证方法学(VMM)，并利用通用串行总线主机验证模型(USB_HOST_VIP)构建验证环境平台，对智能卡通用串行总线(IC-USB)接口模块实施功能验证；实现自动化脚本运行，自动比较结果，自动统计覆盖率。本发明专利技术还公开了一种用于所述验证方法的验证环境平台。本发明专利技术能够提高验证的效率和完备性。
【技术实现步骤摘要】
本专利技术涉及SOC (芯片上的系统)芯片设计中功能验证领域，特别是涉及一种基于 VMM(验证方法学)的IC-USB(智能卡通用串行总线)接口模块验证方法。
技术介绍
验证在芯片设计流程中起着很重要的作用，验证环境平台好坏，对项目完成的质量和速度，都起着决定性作用。随着芯片设计和验证技术的发展，芯片设计完成后对复杂模块功能验证的要求也越来越高，如何能在短的时间内完成对复杂模块的功能考核验证，保证逻辑功能正确，对验证环境的完备性，自动化和重用性提出了高的要求。IC-USB属于SIM(用户识别模块)卡芯片比较新颖的接口模块，除了满足USB(通用串行总线)协议的要求以外，还有其自身的协议需求。IC-USB能让SIM卡芯片收发数据的速度极大提高，是目前SIM卡发展的一个趋势。
技术实现思路
本专利技术要解决的技术问题是提供一种基于VMM的IC-USB接口模块验证方法，能够提高验证的效率和完备性；为此本专利技术还要提供一种用于所述验证方法的验证环境平台。为解决上述技术问题，本专利技术的基于VMM的IC-USB接口模块验证方法是采用如下技术方案实现的采用验证方法学VMM，并利用SYN0PSYS公司的USB_H0ST_VIP (通用串行总线主机验证模型)构建验证环境平台，对IC-USB接口模块实施功能验证。所述实施功能验证是指，随机化自动产生对IC-USB接口模块的随机激励，自动化的判断响应结果，以及自动化的统计功能覆盖率。所述实施功能验证是指，可约束的USB数据包的产生，分类发送USB数据包，自动完成数据响应。所述验证方法中采用的验证环境平台，采用系统级硬件描述语言System verilog 完成；包括，数据生成器，完成随机化数据包的定义，包括设备地址，端点号，传输方式，传输速度，传输数据包及其长度，错误包类型；在约束完数据的具体特征之后，由自动生成数据包函数自动生成数据包；通用串行总线管理器和高速高性能总线管理器，分别通过通道与数据生成器相连接，用于同时解析数据生成器生成的数据包，判断本次通信的设备地址，端点，传输方式以及传输的数据及长度信息；高速高性能总线主设备验证模型AHB_MaSter_VIP，通过通道与高速高性能总线管理器相连接，将相应的数据包，转换成高速高性能总线AHB接口上实际的信号激励；通用串行总线主机验证模型USB_H0ST_VIP，通过通道与高速高性能总线管理器相连接，将相应的数据包，转换成通用串行总线D+/D-接口上实际的信号激励；记分板，通过回调函数分别从高速高性能总线管理器和通用串行总线管理器中获取数据，实时比较发送和接受的数据；智能卡通用串行总线IC-USB接口模块，作为被测设备通过高速高性能总线AHB接口或通用串行总线D+/D-接口，分别与高速高性能总线主设备验证模型AHB_Master_VIP， 通用串行总线主机验证模型USB_H0ST_VIP相连接；断言模块，与智能卡通用串行总线IC-USB接口模块相连接，实时监控高速高性能总线AHB和通用串行总线D+/D-出现的超时、包内距和包间距。VMM方法学是SYN0PSYS公司提出的一种随机性，大量测试的方法学，主要应用于复杂模块的模块级验证。本专利技术采用SYN0PSYS公司提供的VMM的方法，结合IC-USB协议要求，充分吸收 VMM方法学在模块级验证上的优势，构建了一种自动配置寄存器，自动收发USB数据包，完成对IC-USB接口模块从物理层到协议层的全面的功能验证，自动化的脚本运行，自动收发数据，自动对比结果的验证环境平台；模块化的验证方案，层次化的验证结构，使得验证的效率极大的提高；而且模块化层次化了以后，修改起来比较方便，所以重用性更好。附图说明下面结合附图与具体实施方式对本专利技术作进一步详细的说明图1是SIM卡芯片接口图；图2是IC-USB接口模块验证环境平台示意图。具体实施例方式本专利技术中需要验证的对象是SIM卡芯片的IC-USB接口模块。如图1所示，该 IC-USB接口作为SIM卡芯片的C4( S卩D+)和C8 ( S卩D-)引脚，为将来的SIM卡通信提供了更为高速的方式。如图2所示，本专利技术利用USB_H0ST_VIP (通用串行总线主机验证模型)作为主机 (HOST) ,IC-USB接口模块作为设备(device)，模拟实际情况收发数据包。IC-USB接口模块一端与主机相连接，另一端通过AHB (高速高性能总线)总线来配置相应的寄存器。当用AHB总线配置好相应的寄存器之后，主机完成与IC-USB接口模块的连接，复位，枚举以及通信。数据结果被采集到中间的记分板(Scoreboard)进行自动比较。跟物理层相关的信号通过断言(Assertion)模块进行校验。结合图2所示，本专利技术所创建的IC-USB接口模块验证环境平台，采用系统级硬件描述语言System verilog完成；主要包括以下七个组件数据生成器(Usb_gen)，高速高性能总线管理器(Ahbjnanager)，通用串行总线管理器(Usbjnanager)，AHB_Master_VIP (高速高性能总线主设备验证模型)，USB_H0ST_VIP(通用串行总线主机验证模型)，记分板 (Scoreboard)，断言(Assertion)模块。组件之间通过通道(channel)，回调(callback)函数或者AHB接口(AHB interface)相连接或者通信。数据生成器⑴sb_gen)完成随机化数据包的定义，包括设备地址，端点号，传输方式，传输速度，传输数据包及其长度，错误包类型等信息，作为一个数据包(Packet)，在约束完数据的具体特征之后，可由自动生成数据包函数(Vmm_aut0mic_gen)自动生成。数据生成器(Usb_gen)通过通道(channel)与高速高性能总线管理器(Ahb_ manager)以及通用串行总线管理器(Usbjiianager)相连接。高速高性能总线管理器(Ahb_ manager)和通用串行总线管理器(Usbjiianager)同时解析数据生成器(Usb_gen)生成的数据包，判断本次通信的设备地址，端点，传输方式以及传输的数据及长度信息。一般而言，一次传输中，设备地址以及传输速度是固定不变的。按照IC-USB接口模块的通信流程，高速高性能总线管理器(Ahbjiianager)应该先配置IC-USB接口模块的初始化寄存器，如模拟模块(PHY)使能，速度选择(一般只支持低速和中速传输)等。在测试顶层(test_t0p)文件里，需要根据不同速度，拉高或拉低DP/ DM(即通用串行总线D+/D-接口中的D+/D-信号)。AHB_Master_VIP在探测到DP/DM(即 D+/D-)存在差分信号(即通用串行总线D+/D-接口存在差分信号)时，就会通过通用串行总线管理器(Usbjiianager)向通用串行总线D+/D-发送IOms的复位(Reset)信号，完成通用串行总线D+/D-的复位。然后，通用串行总线管理器(Usbjiianager)就可向IC-USB接口模块发送枚举以及通信数据包了。通用串行总线管理器(Usbjiianager)和高速高性能总线管理器(Ahbjnanger)都是通过通道(channel)分别与 USB_H0ST_VIP 和本文档来自技高网...
【技术保护点】
【技术特征摘要】
【专利技术属性】
技术研发人员：陶涛，
申请(专利权)人：上海华虹集成电路有限责任公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。