本实用新型专利技术公开了一种磁信号解码电路和读卡机具，磁信号解码电路包括计数器、比较器和同步信号提取电路，所述同步信号提取电路的输入端用于接收方波磁信号，所述同步信号提取电路用于根据磁信号的极性变化提取产生同步脉冲信号，所述同步信号提取电路的输出端接所述计数器和所述比较器的控制端，所述计数器的时钟端用于接收时钟信号，所述计数器的输出端接所述比较器的一个输入端，所述比较器的另一个输入端用于接收预设值信号，所述比较器的输出端输出解码数据。在此还公开一种采用该解码电路的读卡机具。该磁信号解码电路解码识别率高，可靠性好，电路设计简单且成本低。（*该技术在2021年保护过期，可自由使用*）
【技术实现步骤摘要】
磁信号解码电路和读卡机具
本技术涉及一种磁信号解码电路和读卡机具。技术背景目前，大量银行系统ATM机使用磁条卡读卡机具，但其磁信号解码IC芯片存在弱磁和偏磁的磁条卡解码性能较差的问题，因此产品性能很难达到高端读卡机具的要求。
技术实现思路
本技术的主要目的就是针对现有技术的不足，提供一种磁信号解码电路和采用该电路的读卡机具，将磁记录的方波信号用设计简单的硬件解码出来，提高解码识别的成功率和可靠性，并降低成本。为实现上述目的，本技术采用以下技术方案一种磁信号解码电路，包括计数器、比较器和同步信号提取电路，所述同步信号提取电路的输入端用于接收磁信号，所述同步信号提取电路用于根据磁信号的极性变化提取产生同步脉冲信号，所述同步信号提取电路的输出端接所述计数器和所述比较器的控制端，所述计数器的时钟端用于接收时钟信号，所述计数器的输出端接所述比较器的一个输入端，所述比较器的另一个输入端用于接收预设值信号，所述比较器的输出端输出解码数据。优选地，所述同步信号提取电路包括微分电路和正脉冲输出电路，所述微分电路的输入端用于接收磁信号，所述微分电路通过正脉冲输出电路耦合到所述计数器和所述比较器。更优选地，所述微分电路包括第一电容、第二电容、第一电阻和第二电阻，所述正脉冲输出电路包括第一与非门和第二与非门，所述第一电容和所述第二电容的一端同接磁信号，所述第一电容的另一端接所述第二与非门的第一输入端，并通过所述第二电阻接电源，所述第二电容的另一端接所述第一与非门的第一输入端和第二输入端，并通过第一电阻接地，所述第一与非门的输出端接所述第二与非门的第二输入端，所述第二与非门的输出端接所述计数器和所述比较器的控制端。优选地，还包括第三与非门，所述第二与非门的输出端还接所述第三与非门的第一输入端和第二输入端，所述第三与非门的输出端用于提供数据输出的通知。优选地，还包括第四与非门，所述比较器的输出端接所述第四与非门的第一输入端和第二输入端，所述第四与非门的输出端用于输出经解码的二进制数据码流。一种读卡机具，包括根据前述任一种磁信号解码电路。本技术有益的技术效果是通过设置计数器、比较器和同步信号提取电路，可以将方波表征的磁信号变为二进制编码的数据，其中，同步信号提取电路根据磁信号的极性变化提取产生同步脉冲信号， 方波信号的宽度具有表征磁数据参数的特性，用计数器基于同步脉冲信号测出方波宽度，与预设值比较大小以判别为数据“1”或“0”，从而产生二进制数据码流送至CPU或其他设备。通过此方案可以简洁有效将磁信号进行解码，提高解码识别的成功率。该磁信号解码电路可靠性好，解码速度快，准确率高，电路设计简单且成本低。在优选的实施方式中，可以利用逻辑器件实现电路，也可以将提取出的同步信号与二进制数据码流一起作为同步数据流，提供给CPU或其他设备。附图说明图1为本技术磁信号解码电路一个实施例的示意框图；图2为根据本技术磁信号解码电路一个实施例进行解码的时序示意图；图3为本技术磁信号解码电路一个优选实施例的电路图。具体实施方式以下通过实施例结合附图对本技术进行进一步的详细说明。请参阅图1，在一种实施例中，磁信号解码电路包括计数器1、比较器2和同步信号提取电路3。所述同步信号提取电路3的输入端用于接收方波磁信号，所述同步信号提取电路3用于根据磁信号的极性变化提取产生同步脉冲信号，所述同步信号提取电路3的输出端接所述计数器1和所述比较器2的控制端，所述计数器1的时钟端用于接收时钟信号，所述计数器1的输出端接所述比较器2的一个输入端，所述比较器2的另一个输入端用于接收预设值信号，所述比较器2在输出端输出解码数据流，即将磁记录信号还原成了二级制码流。根据一些实施例，同步信号提取电路3接比较器2的控制端，比较器2由同步脉冲信号的上升沿启动，将计数器1的当前计数值与预设数值进行比较并输出比较结果。同步信号提取电路3还接计数器1的控制端即清除端Reset，计数器1的计数值在同步脉冲信号的下降沿被清除，同步脉冲信号结束后，重新开始计数。比较器可依时钟频率改变设置。如图2所示，磁信号的编解码规则可以为用宽度为2T的电平代表“0”，连续两个IT宽度的电平代表“1”，两个电平之间有电平变化。同步信号提取电路把磁记录的方波信号的极性变化，包括方波信号的上升沿和下降沿状态信息提取出来以产生同步脉冲信号 (同步脉冲信号实际上也具有上升沿和下降沿，图2中是对同步脉冲信号作简化表示)。计数器针对磁信号宽度进行计数，比较器在被同步脉冲触发时将计数结果与预设值比较。预设值可选取为1. 5T，不管电平为高或低，宽度大于预设值即信号为数据“0”，宽度小于预设值为数据“ 1，，的一半，两个连续的半“ 1，，组成为完整的数据“ 1 ”，这样解码出二进制的数据码流。二进制数据码流可与提取出的同步信号一起组成同步数据流。在一些实施例中，所述同步信号提取电路包括微分电路和正脉冲输出电路，所述微分电路的输入端用于接收磁信号，所述微分电路通过正脉冲输出电路耦合到所述计数器和所述比较器。在一些实施例中，将方波表征的磁信号变为二进制数据，可用通用逻辑器件来实现。参见图3，在一个优选的实施例中，所述微分电路包括第一电容Cl、第二电容C2、 第一电阻Rl和第二电阻R2，所述正脉冲输出电路包括第一与非门UllA和第二与非门U11D，所述第一电容Cl和所述第二电容C2的一端同接磁信号，所述第一电容Cl的另一端接所述第二与非门UllD的第一输入端，并通过所述第二电阻R2接电源Vcc，所述第二电容 C2的另一端接所述第一与非门UllA的第一输入端和第二输入端，并通过第一电阻Rl接地，所述第一与非门UllA的输出端接所述第二与非门UllD的第二输入端，所述第二与非门 UllD的输出端接所述计数器U7和所述比较器Ul的控制端。计数器U7输入时钟信号CLK， 计数器U7可采用7位计数器。优选地，磁信号解码电路还可以包括第三与非门Ul 1C，所述第二与非门UllD的输出端还接所述第三与非门UllC的第一输入端和第二输入端，所述第三与非门UllC的输出端可提供数据输出的通知。通过同时提取磁信号中的同步信号，可以与解码的二进制码流一起作为同步数据流提供给CPU (未图示)或其他设备。磁信号解码电路还可以包括第四与非门U11B，比较器Ul的输出端接所述第四与非门UllB的第一输入端和第二输入端，所述第四与非门UllB的输出端用于输出经解码的二进制数据码流。如图3所示，第一与非门U11A、第二与非门UllD和外围器件组成同步信号提取电路。当方波磁信号发生变化时，由第一电容Cl、第二电容C2、第一电阻Rl和第二电阻R2等组成的微分电路将信号跳变变为尖脉冲，再由第一与非门UllA和第二与非门UllD整形为正脉冲输出，作为同步触发信号。同步信号传送到比较器U1，比较结果从比较器Ul的1脚输出并保持；同时同步信号下降沿清除计数器U7的值，同步信号结束后，重新开始计数，测量到下一个脉冲的宽度。第三与非门UllC和第四与非门UllB起反相和驱动作用。其中第三与非门UllC 的输出可用于触发通知外部设备，表明有新的数据输出。在其他实施例中，也可以用CPLD (复杂可编程逻辑器件)等可编程器件本文档来自技高网...
【技术保护点】
【技术特征摘要】
【专利技术属性】
技术研发人员：张杰明，李纯刚，
申请(专利权)人：深圳市铭特科技有限公司，
类型：实用新型
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。