提高使用反射性材料的伸展应力衬垫的紫外线固化制造技术

本发明专利技术涉及提高使用反射性材料的伸展应力衬垫的紫外线固化，提供一种制造半导体装置的方法，其开始于在半导体晶圆上制作n-型金氧半导体(NMOS)晶体管结构。该方法继续在该NMOS晶体管结构上方形成光学反射层、在该光学反射层上方形成伸展应力诱发材料层、以及通过施加紫外线照射以固化该伸展应力诱发材料层。一些该紫外线照射直接地照射该伸展应力诱发材料层，而一些该紫外线照射则通过从该光学反射层反射以照射该伸展应力诱发材料层。

【技术实现步骤摘要】

本文所揭露的标的的实施例大体上关于半导体装置和相关制作技术。更特别的是，该标的的实施例是关于针对半导体晶体管装置使用紫外线固化的伸展应力衬垫。
技术介绍
大多数今日的集成电路(IC)均使用多个互连的场效晶体管(FET)来加以实作， 该场效晶体管可具体为金氧半场效晶体管(M0SFET或MOS晶体管)。MOS晶体管可具体为 P-型装置(也就是，PMOS晶体管)或η-型装置(也就是，NMOS晶体管)。此外，半导体装置可包含PMOS和NMOS晶体管两者，并且，这种装置通常称为互补式MOS或CMOS装置。MOS 晶体管包含栅极电极(其是形成在半导体衬底之上，以作为控制电极)、以及形成在该半导体衬底内间隔开的源极和漏极区域，电流在该源极和漏极区域之间流动。该源极和漏极区域通常可经由形成在该源极和漏极区域上的导电接点来加以存取。施加在该栅极电极、该源极接点、和该漏极接点的偏压，控制该半导体衬底中、经过该栅极电极下方的该源极和漏极区域之间的沟道的电流的流动。形成在绝缘层中的导电金属互连(插塞)通常是用来将偏压传送至该栅极、源极、和漏极接点。应力衬垫(stress liners)通常是用来提高MOS晶体管装置的效能。举例来说，伸展应力(tensile stress)衬垫材料可形成在NMOS晶体管装置上方，而压缩应力 (compressive stress)衬垫材料则可形成在PMOS晶体管装置上方。伸展电浆增强型 (plasma enhanced)氮化物(TPEN)通常是用来作为伸展应力衬垫材料。一些制作工艺以紫外线(UV)照射来固化该TPEN衬垫，以提高该TPEN衬垫材料的伸展性质。该UV照射的穿透深度可能因为该晶体管装置的拓扑(topology)，而不足以均勻地固化该TPEN衬垫。针对UV固化的TPEN衬垫的非均勻性而提出的现有技术和工艺是没有效率的、复杂的、耗时的、及/或所费不赀的。因此，希望具有有效并具成本效益的方案，来解决非均勻的UV固化的TPEN衬垫材料。
技术实现思路
本专利技术提供一种制造半导体装置的方法的范例实施例。该方法在半导体晶圆上制作NMOS晶体管结构。该方法继续在该NMOS晶体管结构上方形成光学反射层、在该光学反射层上方形成伸展应力诱发材料层、以及通过施加紫外线照射，以使一些该紫外线照射直接地照射该伸展应力诱发材料层、而一些该紫外线照射则通过从该光学反射层反射以照射该伸展应力诱发材料层，来固化该伸展应力诱发材料层。本专利技术也提供半导体装置的范例实施例。该半导体装置包含至少一个η-型金氧半导体(NMOS)晶体管结构，在半导体晶圆上；至少一个ρ-型金氧半导体(PMOS)晶体管结构，在该半导体晶圆上；以及光学反射材料层，在该至少一个匪OS晶体管结构和该至少一个PMOS晶体管结构上方。该半导体装置也包含伸展应力诱发材料层，在该光学反射材料层上方。该伸展应力诱发材料层是由从该光学反射材料层所反射的紫外线照射所固化。本专利技术也提供制造半导体装置的另一范例实施例。该方法包含在半导体晶圆上制作η-型金氧半导体(NMOS)晶体管结构，该NMOS晶体管结构包含曝露的终端接点区域； 修饰该曝露的终端接点区域的光学反射性质，以创造该NMOS晶体管结构的光学反射区域； 在该光学反射区域上方形成伸展应力诱发材料层；以及通过施加紫外线照射，以使一些该紫外线照射直接地照射该伸展应力诱发材料层、而一些该紫外线照射则通过从该光学反射层反射以照射该伸展应力诱发材料层，来固化该伸展应力诱发材料层。此
技术实现思路
的提供是将概念的选择引进简化的形式，其在下文中将有详细的描述。此
技术实现思路
并不意图确认所请求的标的的关键或主要特征，也不意图使用作为决定所请求的标的的范围。附图说明该标的的更完整了解可参考详细描述和申请权利范围、当一并考虑接下来的图式时，来加以推导，其中，相同的参考编号从头到尾是指类似的组件。图1为进行传统UV固化步骤的半导体晶体管装置结构的剖视图；图2至图6为例示半导体装置和相关制作工艺的范例实施例的剖视图；以及图7和8为例示另一半导体装置和相关制作工艺的范例实施例的剖视图。具体实施例方式接下来的详细描述在本质上仅为例示之用，因此，并不意图限制该标的的实施例或这种实施例的应用或使用。如本文中所使用的，「范例」二字是指「作为例子、举例、或例示」。本文所描述为范例的任何实作均不必要解读为较佳于或较有利于其它实作。此外，并不意图为任何呈现在专利技术所属的
、
技术介绍
、
技术实现思路
、或接下来的详细描述中明示或暗示的理论所限制。为了简洁起见，与半导体装置制作相关的传统技术，在本文中并没有详细的描述。 此外，本文所描述的各种任务和工艺步骤均可并入至具有在本文中也并没有详细描述的额外步骤或功能的更复杂程序或工艺。尤其是，制造基于半导体的晶体管中的各种步骤已众所周知，并且因此(为了简洁起见)许多传统步骤在本文中仅简短提到、或完全省略，而没有提供已众所周知的工艺细节。本文所描述的技术和科技可用来制作具有一个或多个晶体管装置(通常为MOS晶体管装置)的半导体装置。虽然「M0S装置」术语适当地指具有金属栅极电极和氧化物栅极绝缘体的装置，但是那个术语将可完全地用来指包含导体栅极电极(不管是金属、抑或是其它导体材料)的任何半导体装置，该导体栅极电极是位在栅极绝缘体(不管是氧化物、抑或是其它绝缘体)之上，而该栅极绝缘体则接着位于半导体衬底之上。此处所描述的技术和科技是关于使用UV照射，来固化半导体晶体管装置的伸展应力衬垫材料。伸展应力衬垫可连同特定的CMOS工艺一起使用。举例来说，现有的CMOS 工艺采用UV-固化的TPEN作为NMOS晶体管装置的应力衬垫。就这方面而言，图1为进行传统UV固化步骤的晶体管装置结构100的剖面图。该晶体管装置结构100包含栅极堆栈 102，其是形成在晶圆或衬底的半导体材料104之上。图1绘示TPEN层106，其为一致地 (conformally)沉积在该栅极堆栈102之上。在UV固化前，该TPEN 106的应力可大约为(例如)1. OGPa0图2绘示使用来固化该TPEN 106的UV照射108。在UV固化后，该TPEN 106的应力增加。举例来说，该UV固化的TPEN 106的应力可大约为1. 7GPa。实际上，该UV照射108的穿透深度是有所限制的。 一般而言，该UV照射108的穿透深度小于大约100奈米(nm)，并且经常小于大约50奈米。 因此，如果该TPEN 106太厚，则该UV照射108无法均勻地固化该TPEN层106的下区域。参照图1，该TPEN 106的相对薄的区域110可充分地固化，但该相对厚的区域112则无法充分地固化(尤其是该下区域)。换言之，该UV固化和所导致的伸展应力增加可能会由于该晶体管装置结构100的拓扑而变得非均勻且不一致。现有的制作方式解决非均勻固化TPEN的前述问题。此方案通过实施多重TPEN沉积和UV固化步骤，而达成较好的UV固化均勻性。此方式在该晶体管结构上方沉积初始且相对薄的TPEN层，并以UV照射来固化该初始层。之后，第二相对薄的TPEN层沉积在该固化的初始TPEN层上方。接下来，对该第二 TPEN层施以第二 UV固化步骤。如果需要的话， 则该沉积和固化步骤可重复三次或更多次。虽然此方式本文档来自技高网...

【技术保护点】

【技术特征摘要】
...

【专利技术属性】
技术研发人员：R·里克特，T·胡伊辛加，
申请(专利权)人：格罗方德半导体公司，
类型：发明
国别省市：