集成在IGBT器件中的静电放电保护结构制造技术

本实用新型专利技术提供了一种集成在IGBT器件中的静电放电保护结构，所述IGBT器件包括IGBT栅介质层和位于IGBT栅介质层上的IGBT多晶栅极，所述静电放电保护结构包括至少一个串联的二极管，所述IGBT多晶栅极延伸至与多晶栅极压点区相连，所述至少一个二极管形成于所述多晶栅极压点区上。本实用新型专利技术可以节省版图面积，并有利于改善工艺灵活性。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及半导体器件以及半导体工艺技术，尤其涉及一种集成在IGBT器件中的静电放电保护结构。
技术介绍
绝缘栅双极型晶体管(IGBT)是一种常用的功率器件，随着IGBT器件制造工艺水平的不断提高，IGBT器件的尺寸不断缩小，其栅氧化层也越来越薄，使得器件受到静电放电 (ESD, Electro-Static Discharge)破坏的几率大大增加。因此，改善IGBT器件静电放电 (ESD)防护的能力对提高产品的可靠性具有不可忽视的作用。如图1所示，在IGBT器件制造工艺中，往往采用多晶硅二极管作为IGBT器件的静电放电保护结构，该多晶硅二极管一般反向连接在IGBT器件的多晶栅极G和发射极E之间。多晶硅二极管保护结构不仅具有很强的鲁棒性，而且由于该结构与体硅分开，消除了衬底耦合噪声和寄生效应等，从而有效地减小了漏电流。当IGBT器件正常工作时，多晶硅二极管是处于关闭状态的，不会影响多晶栅极和发射电极上的电位。但是，当多晶栅极、发射极之间因静电产生瞬间高电压时，多晶硅二极管就会发生击穿，并迅速泄放静电电流，箝位栅源电压，从而防止由瞬间高电压导致的栅氧层击穿。而当IGBT器件的栅源间受到高负电压瞬间冲击时，二极管正向导通，并泄放静电电流。关于IGBT的更多详细内容可以参见公告号为CN101982881A的中国专利文献。但是，在器件版图上，现有技术的集成在IGBT器件中的多晶硅二极管往往形成在单独的专用区域上，导致版图面积增大；现有技术的多晶硅二极管结构是多个N+型P-型串联结构，在工艺集成上利用N+源注入同时形成多晶二极管的N+极，在P阱注入时同时形成多晶二极管的P-极，这样，每个多晶二极管的击穿电压和漏电流值受制于该IGBT器件，无法进行单独调整。
技术实现思路
本技术要解决的技术问题是提供一种集成在IGBT器件中的静电放电保护结构，以减小静电放电保护结构所占用的版图面积。为解决上述技术问题，本技术提供了一种集成在IGBT器件中的静电放电保护结构，所述IGBT器件包括IGBT栅介质层和位于IGBT栅介质层上的IGBT多晶栅极，所述静电放电保护结构包括至少一个串联的二极管，所述IGBT多晶栅极延伸至与多晶栅极压点区相连，所述至少一个二极管形成于所述多晶栅极压点区上。可选地，所述静电放电保护结构包括3至7个串联的二极管，相邻二极管的P区之间的距离为4至8μπι。可选地，所述静电放电保护结构还包括位于所述多晶栅极压点区外围部分的二极管接触区，所述二极管接触区的掺杂类型为N型，并与所述静电放电保护结构中最外围的二极管的N区相连。可选地，所述二极管接触区与所述静电保护结构中最外围的二极管的P区的距离为5至10 μ m。可选地，所述接触区的掺杂浓度为1E20 1. 5E20/cm3，所述二极管的N区的掺杂浓度为1E14 1. 5E14/cm3，所述静电放电保护结构中的每一个二极管的耐压为6 8V。可选地，所述集成在IGBT器件中的静电放电保护结构还包括覆盖所述IGBT栅介质层和多晶栅极压点区的介质层，所述二极管接触区上方的介质层中形成有开口，所述开口中填充有互连结构。可选地，所述IGBT栅介质层位于半导体衬底上，所述半导体衬底包括P型掺杂层和位于所述P型掺杂层之上的N型掺杂层。可选地，所述N型掺杂层包括依次位于所述P型掺杂层上的第一 N型掺杂层和第二 N型掺杂层，其中第二 N型掺杂层的掺杂浓度小于第一 N型掺杂层的掺杂浓度。可选地，所述P型掺杂层的电阻率约为0.01 0. 1 Ω · cm，厚度为600μπι至 625 μ m。所述第一 N型掺杂层的电阻率为4 12 Ω · cm，厚度为6 μ m至10 μ m，所述第二 N型掺杂层的电阻率为20 30 Ω · cm，厚度为25 μ m至35 μ m。可选地，所述第二 N型掺杂层上还形成有场氧化层，其厚度为8000A至12000A。可选地，所述IGBT栅介质层的厚度为500A 1500A，所述IGBT多晶栅极和多晶栅极压点区的厚度为5000A 9000A。与现有技术相比，本技术具有以下优点本技术实施例的集成在IGBT器件中的静电放电保护结构中，IGBT多晶栅极延伸至于多晶栅极压点区相连，静电放电保护结构的二极管形成于所述多晶栅极压点区上，因此不需要在多晶栅极压点区外产生单独的专用图形，有利于节省版图面积。此外，本技术实施例还对集成在IGBT器件中的静电放电保护结构的尺寸进行了优选，从而改善了二极管的击穿电压和漏电流等参数。附图说明图1是现有技术中集成有静电放电保护结构的IGBT器件的电路示意图；图2是本技术实施例的集成在IGBT器件中的静电放电保护结构的制造方法的流程示意图；图3是图1中步骤S14的详细流程示意图；图4至图12是本技术实施例的集成在IGBT器件中的静电放电保护结构的制造方法中各步骤的剖面结构示意图以及部分俯视图。具体实施方式现有技术中集成在IGBT器件中的静电放电保护结构往往是形成在版图内单独的专用区域上，占用了较大的版图面积。本技术实施例的集成在IGBT器件中的静电放电保护结构中，IGBT多晶栅极延伸至于多晶栅极压点区相连，静电放电保护结构的二极管形成于多晶栅极压点区上，因此不需要在多晶栅极压点区外产生单独的专用图形，有利于节省版图面积。此外，本技术实施例还对集成在IGBT器件中的静电放电保护结构的尺寸进行了优选，从而改善了二极管的击穿电压和漏电流等参数。下面结合具体实施例和附图对本技术作进一步说明，但不应以此限制本技术的保护范围。本实施例提供的集成在IGBT器件中的静电放电保护结构如图12所示，该静电放电保护结构包括至少一个形成在多晶栅极压点区上的二极管，其中多晶栅极压点区与IGBT 多晶栅极相连。此外，该静电放电保护结构还包括位于多晶栅极压点区外围部分的二极管接触区18，二极管接触区18的掺杂类型为N型，并与静电放电保护结构中最外围的二极管的N区16相连。优选的，本实施例的静电放电保护结构包括3至7个串联的二极管，相邻二极管的 P区19之间的距离为4至8 μ m，二极管接触区18与最外围的二极管的P区19的距离为5 至10 μ m，使得每一个二极管的耐压在6 8V范围内可调。图2示出了本技术实施例的集成在IGBT器件中的静电放电保护结构的制造方法，包括步骤S11，提供半导体衬底，所述半导体衬底包括P型掺杂层和位于所述P型掺杂层之上的N型掺杂层；步骤S12，在所述N型掺杂层上形成IGBT栅介质层；步骤S13，在所述栅介质层上形成电极层，所述电极层包括多晶栅极压点区；步骤S14，对所述电极层进行图形化，形成IGBT多晶栅极和多晶栅极压点区的图形，所述IGBT多晶栅极延伸至与多晶栅极压点区的图形相连，在所述多晶栅极压点区上形成至少一个二极管，在所述N型掺杂层中形成IGBT的P阱，在所述P阱中形成IGBT的发射区。图3示出了图1中步骤S14的详细流程示意图，包括步骤S141，对所述多晶栅极压点区进行N型掺杂，所述N型掺杂的掺杂参数独立可调；步骤S142，对所述电极层进行图形化，形成IGBT多晶栅极和多晶栅极压点区的图形，所述IGBT多晶栅极和所述多晶栅极压点区的图形相连；步骤S143，在本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：闻永祥，刘慧勇，顾悦吉，刘琛，
申请(专利权)人：杭州士兰集成电路有限公司，
类型：实用新型
国别省市：