芯片输入端上拉电阻的静态功耗消除电路制造技术

本实用新型专利技术公开了一种新型芯片输入端上拉电阻的静态功耗消除电路，其包括一作为上拉电阻的NMOS管，作为芯片输入端上拉电阻的静态功耗消除电路的控制电路，及作为控制电路供电的电源电路。芯片输入端通过二极管与芯片内部电路相连，NMOS管与二极管串联在芯片内电源及芯片输入端口之间，NMOS管的栅极与一控制电路的输出端连接，芯片输入端口通过二极管与控制电路的一个或多个输入端连接。采用该电路无论外部驱动电路施加给芯片输入端口上的电平状态如何变化上拉电阻都不会流过静态电流，并且采用该电路允许在芯片输入端口浮置时，自动将输入端口拉至高电平，而不会在上拉电阻流过静态电流，因此均不会发生静态功耗。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及集成电路领域，特别涉及一种消除芯片的输入端带有上拉电阻静态功耗的电路。
技术介绍
在一些集成电路中，需要在某些输入端与芯片的供电电源或外部供电电源之间加上上拉电阻，以便确定这些输入端在工作时的初始状态，或提高这些输入端对外部干扰的抗干扰能力。在实际应用时，普通的上拉电阻结构会消耗一定的静态功耗，同时增加了应用系统的成本。首先，当外部驱动电路给输入管脚加低电平时会形成片电源经上拉电阻到地的直流通路，因而在上拉电阻上消耗一定的静态功耗；其次，即使外部驱动电路给输入管脚加高电平，而当其电压值与片内的电源电压不一致时，也会在上拉电阻上存在静态电流。通常上拉电阻的阻值在IK至几十K欧姆之间。假设电源电压为单节锂电池，额定输出电压为3. 6V，那么流经每个管脚上的上拉电阻的电流最高可近达3. 6mA。如果一个芯片有多个带上拉电阻的输入端，且都由外部低电平驱动时，消耗的功耗将非常大，这在一些由电池供电要求低功耗应用的系统中，是难以接受的。
技术实现思路
针对上述现有技术的不足，本技术的目的是提供一种装拆方便、密封性能良好的快接式混凝土灌注导向管。为解决上述技术问题，本技术采用如下技术方案一种新型芯片输入端上拉电阻的静态功耗消除电路，其包括一作为输入端上拉电阻的NMOS管，作为芯片输入端上拉电阻的静态功耗消除电路的控制电路，及作为所述控制电路供电的电源电路；所述芯片输入端通过第一二极管与芯片内部电路相连，所述NMOS管与所述第一二极管串联在芯片内电源及芯片输入端口之间，所述NMOS管的栅极与所述控制电路的输出端连接，所述芯片输入端口通过所述第一二极管与所述控制电路的一个或多个输入端连接，当所述芯片输入端口为高平时，所述控制电路控制所述NMOS管导通；当所述芯片输入端口为低电平时，所述控制电路控制所述NMOS管截止；当所述输入端口浮置时，所述控制电路自动将输入端口拉至高电位，所述控制电路控制所述NMOS管导通。优选的，所述NMOS管与第一电阻串联，所述第一二极管、NMOS管及第一电阻串联在芯片内电源及芯片输入端口之间。优选的，所述控制电路包括一 RS触发器和二个反向器，所述RS触发器由第一与非门和第二与非门构成，所述第一与非门一个为两端输入与非门，所述第二与非门为两端输入与非门，两个与非门的输出交叉连接至对方的一个输入端，所述第一与非门的另一个输入端通过所述反向器与所述芯片输入端口连接，所述第二与非门的另一个输入端经所述二极管与所述芯片输入端口连接。优选的，所述NMOS管的沟道长度大于沟道的宽度。优选的，所述作为控制电路供电的电源电路包括一兆级的第二电阻及一正向导通第二二极管，所述第二电阻串联在芯片内电源与地点位之间，所述第二电阻通过所述第二二极管给所述芯片输入端上拉电阻的静态功耗消除电路的控制电路提供电源；同时，所述电源电路通过第三电阻与芯片输入端相连，使芯片输入端浮置时自动将芯片输入端拉至高电位。上述技术方案具有如下有益效果1)采用该电路无论外部驱动电路施加给芯片输入端口上的电平状态无论如何变化，作为上拉电阻的NMOS管都不会流过静态电流，因此也不会发生静态功耗；2)当外部电路施加的高电平与片内电源电压存在电压差时，该电路利用二极管的单向导通特性，消除了流过作为上拉电阻的NMOS管上的直流电流；3)该技术允许芯片输入端口浮置，可降低应用系统的成本。附图说明图1为本技术实施例的结构示意图。具体实施方式以下结合附图对本技术的优选实施例进行详细介绍。如图1所示，该新型芯片输入端上拉电阻的静态功耗消除电路包括作为输入端上拉电阻的NMOS管、作为芯片输入端上拉电阻的静态功耗消除电路的控制电路、及作为所述控制电路供电的电源电路三个部分。该芯片上拉电阻的静态功耗消除电路包括NMOS管、第一电阻Rl和第一二极管D1，NM0S管、第一电阻Rl及第一二极管Dl串联在芯片内电源与芯片内部控制电路输入节点A之间，NMOS管的栅极与一控制电路的输出端连接，芯片输入端口通过所述二极管Dl与控制电路的一个或多个输入端连接，从而形成一闭环电路结构。控制电路包括一 RS触发器和二个反向器INVl和INV2，RS触发器由第一与非门 NDl和第二与非门ND2构成，第一与非门NDl和第二与非门ND2均为两端输入与非门，两个与非门的输出交叉连接至对方的一个输入端，第一与非门NDl的另一个输入端通过反向器 INV2与节点A连接，第二与非门ND2的另一个输入端与芯片节点A连接。控制电路供电的电源电路包括一兆级的第二电阻R2、一稳压管Zl及一正向导通第二二极管D2，第二电阻R2与稳压管Zl串联在芯片内电源与地点位之间，第二电阻R2与稳压管Zl连接节点通过第二二极管D2给芯片输入端上拉电阻的静态功耗消除电路的控制电路提供电源；同时，电源电路通过第三电阻R3与芯片输入端相连，使芯片输入端浮置时自动将芯片输入端拉至高电位，第三二极管D3可作为芯片输入端下拉时的放电通路。在实际应用中，第一电阻Rl可以用NMOS管的内阻替代，替代后的NMOS管和第一电阻Rl的串联结构可以由单个NMOS管替代，此时NMOS管的沟道长度大于沟道的宽度；在实际应用中，可以根据芯片输入端VIN实际电压选择是否需要稳压管Zl及稳压管Zl的稳压值；在实际应用中，可以根据芯片输入端P实际电压选择是否需要稳压管Z2及稳压管Z2 的稳压值。该电路与外部驱动电路相连时，存在以下三种情况1)当芯片输入端P为浮置时，VCC通过第三电阻R3和第一二极管Dl将第二与非门ND2的一个输入端设为高电平，第一反相器的输入设为低电平，其输出端即NMOS的栅极为高电平，近似为VCC的电压，使NMOS导通。此过程中，没有形成从电源经第一电阻Rl到地的直流通路，因此不会消耗静态功态。2)当芯片输入端口 P被上拉至高点位时，A点被直接拉至高电位，其电位近似为输入端口电压减去第一二极管Dl正向导通压降，通过本技术的闭环电路结构将NMOS导通。若芯片输入端口 P外加高电位高于由第二电阻R2及稳压管Zl提供的供电电压，D2反偏，VCC电压近似为输入端口电压；若芯片输入端口 P外加高电位低于由第二电阻R2及稳压管Zl提供的供电电压，D2正向导通，VCC近似为芯片内部电源与芯片输入端口 P的电位在电阻R2及R3上的分压。芯片内电源经NMOS到地电位之间没有直流导通电路，故此芯片上拉电阻功耗消除电路不消耗静态功耗。3)上电完成后，芯片输入端口 P被拉至低电平，通过第三二极管D3、第三电阻R3 将A点拉至低电平，即使RS触发器复位至低电平，并使NMOS管截止，从而阻断内部电源经 NMOS管，第一电阻R1、第三二极管D3、第三电阻R3到芯片输入端P的直流通路。从上面的描述中可以看出，本技术的技术方案很好地消除了上拉电阻上的静态功耗，非常适合低功耗特别是电池供电等应用场合。该技术方案尤其适合在那些带有 Enable管脚的电路中使用。在本技术的技术方案内，电阻Rl即可作为上拉电阻，也可作为下拉电阻，因此本技术技术方案也可用于对下拉电阻的静态功耗的消除；同时，在本技术的技术方案内，是否使用稳压管Zl和Z2及采用何种稳压管可根据实际芯片供电电源来决定。如采用这样稍加变动的方式进行应用，本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：张永良，韩兴成，万海军，
申请(专利权)人：苏州聚元微电子有限公司，
类型：实用新型
国别省市：