本发明专利技术提供一种应用于Flash?EEPROM的动态参考源电路。采用在存储阵列中设置一组参考单元的实现方式，使得在存储芯片应用过程中，感知窗不随数据保持及编程/擦除次数而发生显著变化。动态参考源电路包含参考单元阵列和参考单元译码电路。参考单元与普通单元共存于存储阵列中。参考单元译码电路根据芯片操作单元提供的操作地址，译码选中正确的操作单元。上述Flash?EEPROM的动态参考源电路能有效地跟踪存储阵列内存储单元的阈值漂移，提高芯片性能的稳定性和可靠性。
【技术实现步骤摘要】
本专利技术涉及一种Flash EEPROM存储芯片电路，尤其涉及一种FlashEEPROM的动态参考源电路。技术背景随着半导体制造工艺和集成电路设计的发展，设计中人们把包括处理器、存储器、模拟电路、接口逻辑、甚至射频电路都集成到一个芯片上，称为系统级芯片(System-on-Chip，简称“SoC”)。随着芯片设计中的数据吞吐量不断上升以及系统低功耗要求，系统级芯片设计对存储器的需求越来越大。据预测，到2010年约90％的硅片面积将被具有不同功能的存储器所占据，嵌入式存储器将成为支配整个系统的决定性因素。Flash EEPROM以其掉电不丢失数据的良好特性而成为嵌入式存储器中不可或缺的重要组成部分，它在改善系统性能、提高芯片可靠性、降低成本与功耗等方面都起到了积极的作用。随着工艺水平的不断提高，Flash EEPROM性能越来越成为系统级芯片的关键指标，其中数据吞吐量不断上升，对Flash EEPROM的读出性能提出了越来越高的要求，Flash EEPROM的读出性能很大程度上由读出电路中参考源的精确性和稳定性来决定。与通常的Flash EEPROM电路中采用的静态参考源相比，动态参考源能有效地跟踪存储阵列内存储单元的阈值漂移，保证在芯片使用过程中，感知窗(sensing window)不随数据保持(dataretention)及编程/擦除次数(P/E cycling)而发生显著变化，因此设计一个稳定可靠的动态参考源电路具有十分积极的意义。
技术实现思路
本专利技术目的是提供一种应用于Flash EEPROM的动态参考源电路，通过在存储阵列(memory array)中设置一组参考单元，使得在存储芯片应用过程中，感知窗(sensing window)不随数据保持(data retention)及编程/擦除次数(P/E cycling)而发生显著变化，有效提高芯片性能的稳定性和可靠性。一种应用于Flash EEPROM的动态参考源电路，包含参考单元和参考单元译码电路。参考单元与普通单元共存于存储阵列中。参考单元均匀分布于存储阵列中，每条字线上每个操作单元有唯一的参考单元与之对应。参考单元译码电路根据芯片提供的操作地址，译码选中正确的参考单元。参考单元译码电路可复用存储阵列的字选择译码电路，实现在选择操作单元同时完成对参考单元的选择。为保证参考单元与正常存储单元有相同的位线负载，参考单元译码电路增设一级冗余译码器。Flash EEPROM读操作时，将所要读取的位单元(bitcell)和参考单元(reference cell)同时选中，通过与其相连的位线(bitline)以及参考位线(refbitline)将两种单元的导通电流传递到电流比较电路的输入端，通过比较位单元以及参考单元的导通电流，判断位单元内存储的数据。Flash EEPROM进行编程操作(Erase/write)时，与待编程单元对应的参考单元同步进行刷新操作，参考单元与存储阵列中的存储单元周围环境温度及应力分布具有高度一致性，且参考单元与阵列单元同步刷新，则参考单元能够很好地跟踪阵列单元由于数据擦写或数据保持导致的阈值电压漂移。通过上述采用在Flash EEPROM存储阵列中设置动态参考源设计方式，使得其在读操作和编程操作时动态参考源能有效地跟踪存储阵列内存储单元的阈值漂移，保证在芯片使用过程中，感知窗不随数据保持和编程/擦写 而发生较大的变化，有效地提高了芯片性能的稳定性、可靠性。附图说明图1Flash EEPROM存储阵列及参考源电路结构图图2Flash EEPROM参考源阵列译码电路结构图图3一种应用于Flash EEPROM的动态参考源电路结构图具体实施方式下面根据本专利技术所提供的附图对
技术实现思路
进行详细的描述。图1是Flash EEPROM存储阵列及参考源的电路结构，其具体的工作实施过程为：WL是信号使能，根据地址译码结果，被选中的操作单元的块选择信号BS被置为高电平，存储单元的电流将能通过位线流入灵敏放大器。相同的块选择信号BS也会将对应的参考单元打开，参考单元电流也将经由参考位线送入灵敏放大器进行比较。每一个操作块都由唯一的块选择信号控制，该信号同时控制对应的参考单元的开启，因此可以保证该参考单元与对应的操作块始终保持同步。图2为Flash EEPROM参考源存储阵列译码电路，其具体的工作实施过程为：对阵列单元而言，块选择信号BS和列选择译码器将正确的位线(BL)与灵敏位线(sabl)相连，其中灵敏位线(sabl)将送入灵敏放大器作为存储单元的电流输入端。对于参考单元而言，块选择信号选中正确的参考位线(refBL)与灵敏参考位线(saref)相连，作为灵敏放大器的输入比较端，同时为了使两个输入端的寄生负载接近，增加了一级冗余译码器。图3为应用于Flash EEPROM的动态参考源电路完整的结构图，其中标注部分为本专利技术完整的实施应用例。本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种应用于Flash EEPROM的动态参考源电路，其特征在于：包含参考
单元和参考单元译码电路。
2.如权利要求1所述的一种应用于Flash EEPROM的动态参考源电路，其
特征在于：所述参考单元均匀分布于存储阵列中。
3.如权利要求1或2所述的一种应用于Flash EEPROM的动态参考源电路，
其特征在于：在每条字线上，所述每个参考单元与...
【专利技术属性】
技术研发人员：夏天，傅志军，顾明，刘晶，
申请(专利权)人：上海华虹集成电路有限责任公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。