高功率因数低总谐波失真的LED恒流驱动电路制造技术

本实用新型专利技术提供一种高功率因数低总谐波失真的LED恒流驱动电路，包括：一恒流驱动电路本体，恒流驱动电路本体连接一外围电路；以及一输入电容放电控制模块，输入电容放电控制模块连接恒流驱动电路本体，用于控制外围电路的一输入电容的放电使得外围电路的一输入电压跟随外围电路的一交流电源的电压变化而变化并减少输入电压处于谷值的时间。本实用新型专利技术的一种高功率因数低总谐波失真的LED恒流驱动电路具有在保证输入电流的平均值与输入电压成固定正比关系的同时，尽量减小甚至消除在交流电源电压进入谷底和上升期间输入电容带来的失真影响，动态调整使输入电压能够跟随交流电源电压进入谷底但不长时间处于深度谷底，大幅提高PF、降低THD的优点。

【技术实现步骤摘要】

本技术涉及恒流驱动电路领域，尤其涉及一种高功率因数低总谐波失真的LED恒流驱动电路。
技术介绍
功率因数(PF)及总谐波失真(THD)是开关电源领域重要的性能指标。其实现原理是让系统输入电流Iin的平均值Iav与AC电源电压成固定正比关系。现有的技术方案大多采用固定开关导通时间使得开关峰值电流Ipk跟随输入电压Vin的方式实现高PF、低THD。由公式：其中，L为电感值，Ton为开关固定导通时间；D为开关的占空比；可知，Iav与Vin的比例与D直接相关。当Vin变化时，Ton保持不变，D变化，导致Iav与Vin的比例变化。实际情况下，当AC电源电压进入谷底时，由于输入电容不能完全放电，输入电容上的电压Vin无法完全跟随AC电源电压，因此Ton确定的Iav与AC电源电压的比例变化；当AC电源电压上升时，输入电容的充电电流也使Iav与AC电源电压比例变化。现有方案的以上缺点限制了PF的提高与THD的降低。LED驱动电源属于非线性的开关电源电路，若不做相应处理，当在电网中大量使用时，较低的PF值会干扰电网电压并增大系统损耗；同时较高的THD导致谐波电流严重污染供电系统和其他用电用户，甚至会损坏用电设备。功率因数PF与总谐波失真THD的关系为：其中Φ为电流基波与电压信号的相位差。要实现高的PF与低的THD，需要将系统输入电流Iin的平均值Iav与AC电源电压成固定比例。目前已知的实现高PF及低THD的方案有两种。请参阅图1，一种采用固定导通时间提高功率因数的电路，采样反馈电路11采样电阻Rcs上的电压信号CS，经处理得到反映LED灯串输出电流的Io_fb信号，并将Io_fb作为反馈信号输入跨导模块GM。跨导模块GM将Io_fb与内部参考电压Vref的差分信号转换为线性电流输出到补偿电容Ccomp。导通时间产生电路12根据输入信号Vcomp调整输出导通时间信号Ton实现恒流控制。导通时间信号Ton经开关信号产生逻辑电路13输出开关控制信号switch并由驱动电路14驱动外部功率MOS管M0。由于Vcomp的相对稳定，Ton在AC电源周期内基本固定，因此功率管M0的峰值电流Ipk与Vin成固定比例。一定程度上实现了提高PF、降低THD的目的。但由于Ton只能确保开关峰值电流：其与Vin成正比关系，而实际的输入电流平均值Iav＝Ipk·D，因此Iav与Vin比例与占空比D直接相关，PF提升与THD降低程度有限，其工作波形请参阅图2。请参阅图3，一种采用占空比信号调制导通时间提高功率因数的电路，其在上一方案的基础上，增加开关占空比信号D作为导通时间产生电路12的输入，使得输出的Ton与D的乘积固定，确保输入平均电流Iav与Vin的比例固定，从而大幅提高PF、降低THD。该方案虽然将占空比信号D反馈至导通时间产生电路12，使得公式：其中Ton·D为常数，确保输入电流平均值Iav与Vin成严格的正比关系。但是在实际应用中，当AC电源电压进入谷底时，由于输入电容Cin的存在，Vin并不能完全跟随AC电源电压进入谷底，导致Iav与AC电源电压失真。而当AC电源电压上升时，给输入电容Cin充电的电流也会导致Iav与AC电源电压失真。从而限制PF的提升与THD的降低。其工作波形请参见图4。可见现有的方案都无法最大程度提升PF及降低THD。两种方式都忽略了AC电源电压进入谷底时输入电容未完全放电和AC电源电压上升期间对输入电容充电的影响，从而限制了PF的提高和THD的降低。
技术实现思路
针对上述现有技术中的不足，本技术提供一种高功率因数低总谐波失真的LED恒流驱动电路，具有在保证输入电流的平均值Iav与输入电压Vin成固定正比关系的同时，尽量减小甚至消除在AC电源电压进入谷底和上升期间，输入电容Cin带来的失真影响，动态调整使得输入电压Vin能够跟随AC电源电压适当的进入谷底但不至于长时间处于深度谷底，大幅提高PF、降低THD的优点。为了实现上述目的，本技术提供一种高功率因数低总谐波失真的LED恒流驱动电路，包括：一恒流驱动电路本体，所述恒流驱动电路本体连接一外围电路，所述恒流驱动电路本体包括一补偿电容和依次连接的一采样反馈电路、一跨导模块、一导通时间产生电路、一开关信号产生逻辑电路和一驱动电路，所述补偿电容连接于所述跨导模块的输出端与一等电位端之间；以及一输入电容放电控制模块，所述输入电容放电控制模块连接所述恒流驱动电路本体，用于控制所述外围电路的一输入电容的放电使得所述外围电路的一输入电压跟随所述外围电路的一交流电源的电压变化而变化并减少所述输入电压处于谷值的时间。优选地，所述输入电容放电控制模块包括：一采样保持电路，所述采样保持电路的输入端连接所述采样反馈电路和所述外围电路；一第一比较器，所述第一比较器的正相输入端连接所述采样保持电路的输出端，所述第一比较器的反相输入端连接第一参考电压输入端；一第二比较器，所述第二比较器的正相输入端连接所述采样保持电路的输出端，所述第二比较器的反相输入端连接第二参考电压输入端；一计数器，所述计数器的第一输入端连接所述第一比较器的输出端，所述计数器的第二输入端连接所述开关信号产生逻辑电路的输出端；一锁存器，所述锁存器的第一输入端连接所述第一比较器的输出端，所述锁存器的第二输入端连接所述计数器的第一输出端，所述锁存器的一第三输入端连接所述计数器的第二输出端；一最小阈值调整逻辑模块，所述最小阈值调整逻辑模块的第一输入端连接所述锁存器的第一输出端，所述最小阈值调整逻辑模块的第二输入端连接所述锁存器的第二输出端，所述最小阈值调整逻辑模块的一第三输入端连接所述第二比较器的输出端；一最小阈值产生模块，所述最小阈值产生模块的第一输入端连接所述最小阈值调整逻辑模块的第一输出端，所述最小阈值产生模块的第二输入端连接所述最小阈值调整逻辑模块的第二输出端；一第三比较器，所述第三比较器的正相输入端连接所述采样保持电路的输入端和所述外围电路，所述第三比较器的反相输入端连接所述最小阈值产生模块的输出端；所述第三比较器的输出端连接所述开关信号产生逻辑电路的第一输入端；以及一电压上升检测模块，所述电压上升检测模块的第一输入端连接所述第一比较器的输出端，所述电压上升检测模块的第二输入端连接所述第二比较器的输出端，所述电压上升检测模块的输出端连接所述开关信号产生逻辑电路的第二输入端。优选地，所述计数器的第一输入端为清零复位端。优选地，所述锁存器的第一输入端为清零复位端。优选地，所述最小阈值调整逻辑模块的第三输入端为清零复位端。优选地，所述采样保持电路包括：一第一开关，所述第一开关的第一端连接所述采样反馈电路和所述外围电路；一第二开关，所述第二开关的第一端连接所述第一开关的第二端；一缓冲器，所述缓冲器的输入端连接所述第二开关的第二端，所述缓冲器的输出端连接所述第一比较器和所述第二比较器的正相输入端；一第一电容，所述第一电容的第一端连接于所述第一开关与所述第二开关之间，所述第一电容的第二端接地；以及一第二电容，所述第二电容的第一端连接于所述第二开关与所述缓冲器之间，所述第二电容的第二端接地。优选地，所述第一电容的容值大于所述第二电容的容值。优选地，所述最小阈值调整逻辑模块包括：一或非门，所述或非门的第一输入端本文档来自技高网...

【技术保护点】
一种高功率因数低总谐波失真的LED恒流驱动电路，其特征在于，包括：一恒流驱动电路本体，所述恒流驱动电路本体连接一外围电路，所述恒流驱动电路本体包括一补偿电容和依次连接的一采样反馈电路、一跨导模块、一导通时间产生电路、一开关信号产生逻辑电路和一驱动电路，所述补偿电容连接于所述跨导模块的输出端与一等电位端之间；以及一输入电容放电控制模块，所述输入电容放电控制模块连接所述恒流驱动电路本体，用于控制所述外围电路的一输入电容的放电使得所述外围电路的一输入电压跟随所述外围电路的一交流电源的电压变化而变化并减少所述输入电压处于谷值的时间。

【技术特征摘要】
1.一种高功率因数低总谐波失真的LED恒流驱动电路，其特征在于，包括：一恒流驱动电路本体，所述恒流驱动电路本体连接一外围电路，所述恒流驱动电路本体包括一补偿电容和依次连接的一采样反馈电路、一跨导模块、一导通时间产生电路、一开关信号产生逻辑电路和一驱动电路，所述补偿电容连接于所述跨导模块的输出端与一等电位端之间；以及一输入电容放电控制模块，所述输入电容放电控制模块连接所述恒流驱动电路本体，用于控制所述外围电路的一输入电容的放电使得所述外围电路的一输入电压跟随所述外围电路的一交流电源的电压变化而变化并减少所述输入电压处于谷值的时间。2.根据权利要求1所述的高功率因数低总谐波失真的LED恒流驱动电路，其特征在于，所述输入电容放电控制模块包括：一采样保持电路，所述采样保持电路的输入端连接所述采样反馈电路和所述外围电路；一第一比较器，所述第一比较器的正相输入端连接所述采样保持电路的输出端，所述第一比较器的反相输入端连接第一参考电压输入端；一第二比较器，所述第二比较器的正相输入端连接所述采样保持电路的输出端，所述第二比较器的反相输入端连接第二参考电压输入端；一计数器，所述计数器的第一输入端连接所述第一比较器的输出端，所述计数器的第二输入端连接所述开关信号产生逻辑电路的输出端；一锁存器，所述锁存器的第一输入端连接所述第一比较器的输出端，所述锁存器的第二输入端连接所述计数器的第一输出端，所述锁存器的一第三输入端连接所述计数器的第二输出端；一最小阈值调整逻辑模块，所述最小阈值调整逻辑模块的第一输入端连接所述锁存器的第一输出端，所述最小阈值调整逻辑模块的第二输入端连接所述锁存器的第二输出端，所述最小阈值调整逻辑模块的一第三输入端连接所述第二比较器的输出端；一最小阈值产生模块，所述最小阈值产生模块的第一输入端连接所述最小阈值调整逻辑模块的第一输出端，所述最小阈值产生模块的第二输入端连接所述最小阈值调整逻辑模块的第二输出端；一第三比较器，所述第三比较器的正相输入端连接所述采样保持电路的输入端和所述外围电路，所述第三比较器的反相输入端连接所述最小阈值产生模块的输出端；所述第三比较器的输出端连接所述开关信号产生逻辑电路的第一输入端；以及一电压上升检测模块，所述电压上升检测模块的第一输入端连接所述第一比较器的输出端，所述电压上升检测模块的第二输入端连接所述第二比较器的输出端，所述电压上升检测模块的输出端连接所述开关信号产生逻辑电路的第二输入端。3.根据权利要求2所述的高功率因数低总谐波失真的LED恒流驱动电路，其特征在于，所述计数器的第一输入端为清零复位端。4.根据权利要求2所述的高功率因数低总谐波失真的LED恒流驱动电路，其特征在于，所述锁存器的第一输入端为清零复位端。5.根据权利要求2所述的高功率因数低总谐波失真的LED恒流驱动电路，其特征在于，所述最小阈值调整逻辑模块的第三输入端为清零复位端。6....

【专利技术属性】
技术研发人员：罗杰，赵新江，徐勇，李俨，
申请(专利权)人：上海灿瑞科技股份有限公司，
类型：新型
国别省市：上海;31