具有磁芯电感器的集成电路及其制造方法技术

本发明专利技术涉及具有磁芯电感器的集成电路及其制造方法。在一个实施例中，一种形成半导体器件的方法包括在衬底内和/或之上形成第一电感器线圈。邻近衬底的顶面形成该第一电感器线圈。邻近第一电感器线圈在衬底内形成第一沟槽。至少部分地用磁性填充材料来填充第一沟槽。使在第一电感器线圈下面的衬底的至少第一部分变薄。在衬底的第一部分下面形成背面磁层。背面磁层和磁性填充材料形成第一电感器线圈的磁芯区域的至少一部分。

【技术实现步骤摘要】

本专利技术大体上涉及半导体器件，并且更具体地涉及。
技术介绍
在许多电子及其它应用中使用半导体器件。半导体器件包括通过在半导体晶片上沉积许多类型的材料薄膜并将该材料薄膜图案化以形成集成电路而在半导体晶片上形成的集成电路。电感器是在许多应用中广泛地使用的无源器件。通常使用常规半导体工艺来形成集成电感器。虽然在不断地寻求电感器性能的改善，但在半导体器件技术中还是需要将不同的功能集成在单个芯片上，例如在同一管芯上制造各种类型的有源和无源器件。作为示例，在诸如蜂窝式电话或音乐播放器的许多应用中使用铁氧体磁珠电感器作为电磁干扰(EMI)保护器件。电感器还在DC/DC转换器中使用来使电压输出平滑化并被制造为分立SMD器件。然而，越来越需要增加电感器的数目，并因此需要将电感器集成在与要保护的集成电路相同的封装内。然而，此类集成产生需要克服的附加挑战。例如，常规感应结构要求大的表面面积或具有有限的磁性性能。对于激进集成(aggressive integration)而言，具有低表面面积以及高品质因数是必需的。在一方面，本专利技术提供了一种在没有生产成本的显著增加的情况下形成具有高感应率和低电阻率的电感器的结构和方法。
技术实现思路
依照本专利技术的实施例，一种形成半导体器件的方法包括在衬底内和/或之上形成第一电感器线圈。邻近衬底的顶面形成该第一电感器线圈。邻近第一电感器线圈在衬底内形成第一沟槽。至少部分地用磁性填充材料来填充第一沟槽。使在第一电感器线圈下面的衬底的至少第一部分变薄。在衬底的第一部分下面形成背面磁层。背面磁层和磁性填充材料形成第一电感器线圈的磁芯区域的至少一部分。依照本专利技术的另一实施例，一种形成半导体器件的方法包括在衬底内和/或之上形成第一电感器线圈。邻近衬底的顶面形成该第一电感器线圈。邻近第一电感器线圈在衬底内形成第一沟槽。用磁性填充材料来填充第一沟槽。将载体附着于衬底的顶面。用磁性模料(mold compound)来封装衬底和第一电感器线圈。依照本专利技术的实施例，半导体器件包括设置在衬底内和/或之上的第一电感器线圈的金属线。该金属线被放置为与相对背面相比更邻近于衬底的顶面。邻近第一电感器线圈在衬底内设置第一沟槽。磁性填充材料至少部分地填充第一沟槽。在衬底的第一部分下面设置磁性材料。第一电感器线圈的磁芯区域的至少一部分包括磁性材料和磁性填充材料。前述内容已相当广泛地概述了本专利技术的实施例的特征，以便可以更透彻地理解以下详细说明。下面将描述本专利技术的实施例的附加特征和优点，其构成本专利技术的权利要求的主题。本领域的技术人员应认识到可以容易地利用所公开的概念和特定实施例作为用于修改或设计用于执行本专利技术的相同目的的其它结构或过程的基础。本领域的技术人员还应实现的是此类等效构造不脱离如随附权利要求所阐述的本专利技术的精神和范围。附图说明 为了更透彻地理解本专利技术及其优点，现在对结合附图进行的以下描述进行参考， 在附图中包括图Ia和Ib的图1举例说明依照本专利技术的实施例的半导体器件； 包括图2a 2g的图2举例说明依照各种结构实施例的在形成线圈的金属线之后的电感器线圈的横截面图3举例说明依照实施例的在形成第一电感器线圈的金属线之后的顶视图； 包括图4a 4e的图4举例说明依照替换结构实施例的在形成第一电感器线圈的金属线之后的顶视包括图5a和5b的图5举例说明依照本专利技术的实施例的在形成沟槽之后的半导体器件的横截面包括图6a 6g的图6举例说明依照本专利技术的实施例的在形成沟槽之后的半导体器件的顶视图，其中，图6a 6e对应于图5a的横截面实施例，并且其中，图6f 6g对应于图 5b的横截面实施例；包括7a 7d的图7举例说明示出在形成沟槽之后的变压器的替换实施例，其中，图 7a 7d对应于图5a的横截面包括图8a Se的图8举例说明在用磁性填充材料来填充沟槽之后的横截面图，其中， 图8a和8b举例说明电感器，而图8c Se举例说明变压器；包括图9a 9g的图9举例说明在用磁性填充材料来填充沟槽之后的半导体器件的顶视图，其中，图9a 9e举例说明对应于图8a的横截面实施例的顶视图，并且其中，图9f 9g举例说明对应于图8b的横截面实施例的顶视包括图IOa IOd的图10举例说明示出在用磁性填充材料来填充沟槽之后的变压器的替换实施例，其中，图IOa IOd对应于图8c 8e的横截面包括图Ila和lib的图11举例说明下一个处理阶段，其举例说明在使衬底变薄之后的半导体器件的横截面图，其中，图Ila举例说明其中在邻近和之上形成磁性填充材料的实施例，并且其中，图lib举例说明其中在磁性填充材料内嵌入电感器线圈的实施例；包括图12a和12b的图12举例说明下一个处理阶段，其举例说明在背面磁层形成之后的半导体器件的横截面包括图13a和13b的图13举例说明形成背面磁层的替换实施例； 图14和15举例说明用于形成图案化背面磁层的替换实施例，其中，包括图14a和14b 的图14举例说明在局部地蚀刻衬底的一部分以形成背面开口之后的半导体器件，并且其中，包括图15a和15b的图15举例说明用背面磁层来填充背面开口 ；包括图16a 16d的图16举例说明依照本专利技术的结构实施例的半导体器件；以及包括图17a 17e的图17举例说明 依照本专利技术的实施例的各种处理阶段中的半导体器件。不同图中的相应数字和符号一般指的是相应部分，除非另外指明。绘制附图是为了清楚地举例说明实施例的相关方面且不一定按比例绘制。具体实施例方式下面详细地讨论各种实施例的完成和使用。然而，应认识到本专利技术提供了能够在多种特定背景下体现的许多适用专利技术构思。所讨论的特定实施例仅仅说明完成和使用本专利技术的特定方式，并不限制本专利技术的范围。将相对于特定背景下的各种实施例、即具有电感器的半导体封装和集成电路芯片来描述本专利技术。然而，本专利技术还可以应用于具有磁性材料的其它类型的器件，虽然在本文中未讨论。本专利技术的实施例使得能够在同一芯片和/或封装中形成高性能电感器以及其它集成电路。首先将使用图1来描述本专利技术的结构实施例。将相对于图16来描述其它结构实施例。将使用图2 15和17来描述半导体器件的各种制造方法。包括图Ia和Ib的图1举例说明依照本专利技术的实施例的半导体器件。图Ia举例说明变压器，而图Ib举例说明单个电感器线圈。参考图1，在衬底100内和之上设置半导体芯片。该半导体芯片在各种实施例中可以是集成电路或分立器件。衬底100可以包括器件区域或有源电路，其可以包括晶体管、二极管、电阻器、电容器或用来形成集成电路的其它组件。图Ia举例说明设置在衬底100内和/或之上的变压器10。变压器10包括第一电感器线圈120和第二电感器线圈130。可以将第一电感器线圈120和第二电感器线圈130 设置在衬底100内，或者可以部分地或完全地设置在衬底100之上的绝缘层140内。在本实施例中，将第一电感器线圈120和第二电感器线圈130缠绕在芯(中间沟槽)周围。在各种实施例中，绝缘层140可以是单层，或者可以包括多个子层。在一个或多个实施例中，绝缘层140是包括金属线和/或通孔的层间介电(ILD)材料。ILD材料可以是氧化硅或本领域的技术人员已知的其它低介电常数材料。第一和第二电感器线圈120和130被填充有磁性填充材料170的沟本文档来自技高网...

【技术保护点】

【技术特征摘要】
...

【专利技术属性】
技术研发人员：C阿伦斯，A格拉斯，R霍夫曼，W克莱因，
申请(专利权)人：C阿伦斯，A格拉斯，R霍夫曼，W克莱因，
类型：发明
国别省市：