一种激活掺杂原子的方法技术

本发明专利技术提供了一种激活掺杂原子的方法，在硅片的硅基底上构造出多晶硅栅极；对所述硅片的上表面进行硼原子的低浓度离子注入，在所述多晶硅栅极两侧的硅基底上形成p+型硅衬底；在多晶硅栅极两侧构造由氮化硅构成的侧墙；对多晶硅栅极两侧的侧墙外侧的p+型硅衬底上分别进行源极和漏极离子注入，形成源极和漏极；采用富氮气体的等离子体对硅片上表面进行处理，在多晶硅栅极顶部、侧墙外侧以及源极和漏极的裸露表层形成饱和且稳定的硅-氮键化合物；在该硅片的多晶硅栅极顶部、侧墙外侧以及源极和漏极的裸露表层淀积硅化阻挡层；以及对所述硅片进行退火处理。本发明专利技术方案可以有效提高被激活的硼原子的比例。

【技术实现步骤摘要】

本专利技术涉及半导体集成电路制造
，特别涉及。
技术介绍
目前大规模制造的半导体集成电路器件的主要原料是硅。本征硅的导电性能很差，只有当硅中加入少量杂质，使其结构和电导率发生改变时，硅才成为一种有用的半导体。这个过程被称为掺杂。硅掺杂是制备半导体器件中pn结的基础。硅芯片需要掺杂的基本是IIIA族(如硼、铝、镓等)和VA族杂质(如磷、砷等)。 硅片掺杂受关注之处在于每一步工艺后器件的剖面情况。由于硅片在一套工艺中要经历多次高温过程，如氧化物生长和CVD等，每次高温过程都会造成杂质在硅中的扩散。杂质扩散会改变原始掺杂区的参数(如结深和浓度)并影响器件性能。因此半导体制造工艺要使得硅片经历的高温最低化，并采用有效措施抑制杂质的扩散。另一方面，离子注入会将硅原子撞击出晶格结构而损伤硅片晶格；而且被注入离子基本不占据硅的晶格点，而是停留在晶格的间隙位置，无法在电子或空穴传输过程中起到应有的作用。而高温退火处理能够修复晶格缺陷还能使杂质原子移动到晶格点使其激活，是硅片加工过程中的必要步骤。硼是掺杂的常用杂质中原子量最小的一种，因此其扩散倾向最为明显。现有技术中很难避免在高温退火过程中硼原子的无序扩散。图1示出了传统的互补金属氧化物半导体(CM0Q制造工艺中从初始的硅基底到淀积硅化阻挡层的制造过程中每一步硅片剖面的示意图。Ia 提供一个硅基底101 ；Ib 在所述硅基底101的上表面，依次淀积栅极氧化层102和多晶硅层103 ；Ic 对多晶硅层103进行选择性蚀刻，形成Ic所示形状的多晶硅栅极；Id 对硅片表面进行硼原子的低浓度离子注入(LDD IMP)，其结果是在被保留的多晶硅103 (多晶硅栅极)两侧的硅基底101形成ρ+型硅衬底104和ρ+型硅衬底105 ；Ie 在被保留的多晶硅103两侧构造由氮化硅构成的侧墙106 ；If 对多晶硅103的侧墙106外侧的ρ+型硅衬底104和ρ+型硅衬底105上分别进行源极和漏极离子注入，形成源极107和漏极108 ；Ig 在该硅片上表面淀积硅化阻挡层(SAB，Salicide Block Layer)，在多晶硅103 以及源极107/漏极108上形成的硅化阻挡层分别用109、110和111表示；对硅片进行快速退火(RTA)处理或激光尖峰退火(LSA)处理。所述硅化阻挡层通常为采用等离子体增强化学气相沉积(PECVD，Plasma Enhanced CVD)方法淀积的富含硅的氧化物。PECVD反应生成的富含硅的氧化物除了硅和氧之外，还含有一定数量的氢原子，这些氢原子以Si-H、Si-0_H、H-0-H的形式存在。如图2 所示，硅化阻挡层(109、110和111)中含有大量的氢原子(H)，在退火过程中，当硅片的温度升高后，多晶硅103、源极107和漏极108中的硼原子(B)向外扩散，或者硅化物阻挡层中的氢原子向上述区域扩散。一旦硼原子与氢原子相遇会形成氢-硼键(H-B)使得硼原子失去活性。弯曲的粗黑箭头表示扩散的方向。上述作用的最终效果是使得被激活的硼原子占全部掺杂硼原子的比例显著降低，源极107和漏极108之间的电阻增大，降低器件性能。
技术实现思路
本专利技术提供了，可以有效提高在高温退火过程中被激活的硼原子的比例。该方法包括如下步骤提供一包含硅基底的硅片，在所述硅片的上表面，依次淀积栅极氧化层和多晶硅层；对所述多晶硅层进行选择性蚀刻，构造出多晶硅栅极；对所述硅片的上表面进行硼原子的低浓度离子注入，在所述多晶硅栅极两侧的硅基底上形成P+型硅衬底；在多晶硅栅极两侧构造由氮化硅构成的侧墙；对多晶硅栅极两侧的侧墙外侧的ρ+型硅衬底上分别进行源极和漏极离子注入， 形成源极和漏极；采用富氮气体的等离子体对硅片上表面进行处理，在多晶硅栅极顶部、侧墙外侧以及源极和漏极的裸露表层形成饱和且稳定的硅-氮键化合物；在该硅片的多晶硅栅极顶部、侧墙外侧以及源极和漏极的裸露表层淀积硅化阻挡层SAB ；以及对所述硅片进行退火处理。较佳地，所述富氮气体为氮气队、一氧化二氮队0、一氧化氮NO、氧化氮队03或上述气体的任意组合构成的混合气体。较佳地，所述采用富氮气体的等离子体对硅片上表面进行处理包括向硅片所在的反应室内通入所述富氮气体被电离形成的等离子体，持续时间约为 20秒至50秒。较佳地，所述反应室内温度为400摄氏度至480摄氏度。较佳地，所述气体的流量为lOOOOsccm至20000sccm。较佳地，所述反应室内压强为1托至7托。较佳地，所述退火处理为快速退火处理或激光尖峰退火处理。较佳地，所述对硅片进行快速退火处理或激光尖峰退火处理的峰值温度大于900 摄氏度。较佳地，所述硅化阻挡层的厚度为200埃至400埃。从以上方案可以看出，在淀积硅化阻挡层之前，采用富氮气体等离子体对硅片进行处理，在等离子体的处理过程中在硅的表面形成在硅片上表面的表层形成饱和且稳定的硅-氮键化合物作为钝化层。这一层钝化层可以起到保护层的作用，阻止SAB层中的氢原子与源极/漏极中的硼原子结合，因此在随后的激活掺杂原子的退火过程中，硼原子无法与氢原子相遇，可以防止硼原子失去活性，提高被激活硼原子的比例。附图说明图1为传统的CMOS制造工艺中从初始的硅基底到淀积硅化阻挡层的制造过程中每一步硅片剖面的示意图；图2为传统的CMOS制造工艺中硼原子扩散的原理示意图；图3为本专利技术实施例提出的CMOS制造工艺中从初始的硅基底到淀积硅化阻挡层处理流程图。具体实施例方式本专利技术实施例方法通过在SAB层淀积之前采用氮气(N2)或氧化氮(N2O)等富含氮的气体等离子体对硅片进行处理，其最终目的是抑制硼原子扩散程度。在上述等离子体的处理过程中在硅的表面形成在硅片上表面的表层形成饱和的稳定的硅-氮键化合物作为钝化层。这一层钝化层可以起到保护层的作用，阻止SAB层中的氢原子与源极/漏极中的硼原子结合，因此可以防止硼原子失去活性，提高被激活硼原子的比例。本专利技术实施例提出的CMOS制造工艺中从初始的硅基底到淀积硅化阻挡层处理流程如图3所示，包括如下步骤步骤301 提供一包含硅基底的硅片，在硅基底的上表面，依次淀积栅极氧化层和多晶娃层；步骤302 对所述多晶硅层进行选择性蚀刻，构造出多晶硅栅极；步骤303 对所述硅片的上表面进行硼原子的低浓度离子注入(LDDIMP)，在所述多晶硅栅极两侧的硅基底上形成P+型硅衬底；步骤304 在所述多晶硅栅极两侧构造由氮化硅构成的侧墙；步骤305 对多晶硅栅极两侧的侧墙外侧的P+型硅衬底上分别进行源极和漏极离子注入，形成源极和漏极；步骤306 采用富氮气体的等离子体对硅片上表面进行处理，在多晶硅栅极顶部、 侧墙外侧以及源极和漏极的裸露表层形成饱和且稳定的硅-氮键化合物。步骤307 在该硅片的多晶硅栅极顶部、侧墙外侧以及源极和漏极的裸露表层淀积硅化阻挡层(SAB)，所述SAB层为氧化硅或富含硅的硅氧化合物。淀积方法可以选用亚常压化学气相沉积(SACVD)或等离子体增强化学气相沉积(PECVD)，SAB层的厚度控制在200 埃至400埃的范围内。步骤308 对硅片进行快速退火(RTA)处理或激光尖峰退火(LSA)处理。退火的峰值温度大于900摄氏度。上述流程结束后，转入对硅片的后续工艺处理，在此不再一一赘述。本专利技术实本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：李敏，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：