互补式金属氧化物半导体元件的制造方法技术

本发明专利技术公开了一种具有高介电常数介电层与金属栅极的互补式金属氧化物半导体元件的制造方法。此方法为，在基底中形成隔离结构，以定义出第一型、第二型金属氧化物半导体区。然后，在基底上依序形成界面层与高介电常数介电层。接着，在第一型、第二型金属氧化物半导体区的高介电常数介电层上分别形成第一、第二覆盖层。随后，在部分的第一、第二覆盖层上分别形成第一、第二栅极堆叠结构。然后，进行原位湿式蚀刻步骤，依序使用第一蚀刻液，蚀刻第一、第二覆盖层，以及使用第二蚀刻液，蚀刻高介电常数介电层与界面层，至暴露出基底。其中，第二蚀刻液中为包含第一蚀刻液的混合蚀刻液。

【技术实现步骤摘要】

本专利技术涉及一种，且特别涉及一种具有高介电常数介电层与金属栅极的。
技术介绍
随着互补式金属氧化物半导体(CMOS)元件尺寸持续微缩，传统的元件膜层也将遭遇诸多挑战，新的元件材料将是往后几年超大型集成电路(VLSI)发展极需解决的问题。 近年来，高介电常数介电层与金属栅极的技术发展，已成为半导体产业最重要的研究之一。图IA至图IE为已知具有高介电常数介电层与金属栅极的互补式金属氧化物半导体元件的制造流程剖面图。首先，请参照图1A，提供一个半导体基底100，基底100中具有浅沟槽隔离结构 102，以将基底100定义出N型金属氧化物半导体区104与P型金属氧化物半导体区106。 然后，在基底100上依序形成氧化硅层108与氧化铪(Hf02)层110。其中，氧化铪层110为具有高介电常数的介电材料层，而氧化硅层108作为基底100与氧化铪层110之间的界面层(interfacial layer, IL) 0接着，请参照图1B，在N型金属氧化物半导体区104与P型金属氧化物半导体区 106的氧化铪层110上分别形成氧化镧(LaO)层112与氧化铝(AlO)层114，以调整金属栅极的功函数本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：叶秋显，杨建伦，简金城，洪连发，高昀成，
申请(专利权)人：联华电子股份有限公司，科林研发股份有限公司，
类型：发明
国别省市：