本发明专利技术涉及一种基于NiosII双核的离子治癌加速器数字电源调节系统，可以适用于离子治癌加速器多种拓扑类型的高精度数字电源脉冲和直流运行方式。一种离子治癌加速器数字电源调节系统，包括FPGA芯片，Flash模块、内存单元同步动态随机存储器、同步静态随机存取存储器、系统的调试接JTAG接口、以太网芯片、光纤接收器、通用异步接收/发送装置串行通信设备和串行存贮器、ADC模数转换器、DAC数模转换器、用电源故障保护信号输入通道模块和脉宽调制信号输出通道模块均与FPGA芯片的管脚相连，还包括FPGA芯片上系统。本发明专利技术还提供根据此装置实现离子治癌加速器数字电源调节的方法。
【技术实现步骤摘要】
本专利技术涉及一种基于NiosII双核的离子治癌加速器数字电源调节系统，可以适用于离子治癌加速器多种拓扑类型的高精度数字电源脉冲和直流运行方式。
技术介绍
离子治癌加速器依靠二极铁、四极铁等磁铁透镜实现对束流的控制，磁铁对电源的运行方式为脉冲和直流两种。数字电源的脉冲运行要求电源能按照给定波形输出，并能在任意波形间切换，而对于波形的给定，为了较少数据输出量，一般是从远程计算机向数字电源控制板传输一个点间隔较大的波形，因此电源在输出前，需要将这个波形插值成点间隔较小的波形；在数字电源的脉冲输出过程中需要不断地向数字电源调节器更新给定电流值。波形传输、波形插值、给定更新以上这些操作，都需要独占CPU时间，一般的数字电源调节系统无法满足数字电源对于脉冲运行的要求。
技术实现思路
本专利技术针对现有技术存在的问题，提供了一种以Altera Cyclone II EP2C70 FPGA (Field-Programmable Gate Array，即现场可编程门阵列)数字电路板为硬件平台，在Q 通用异步接收/发送装置(UART) us II集成开发环境下，使用SOPC builder工具，搭建含有两个Nios II cpu的可编程片上系统，在此可编程片上系统上分别对两个Nios II cpu 进行软件编程实现离子治癌加速器数字电源在脉冲和直流工作方式下的控制的离子治癌加速器数字电源调节系统。为了实现上述目的，本专利技术专利采用以下技术方案一种离子治癌加速器数字电源调节系统，包括FPGA芯片，还包括作为非易失存储器件存放基于可编程片上系统编写的上层软件程序Flash模块、作为上层软件程序运行时的内存单元同步动态随机存储器、同步静态随机存取存储器、系统的调试接JTAG接口、用以实现FPGA芯片与远程计算机的网络通信的以太网芯片、用以接收光纤信号的光纤接收器、用以实现FPGA芯片的串行通信的通用异步接收/发送装置串行通信设备和串行存贮器、将数字电源的输出电流或电压转换成数字量送入FPGA芯片的ADC模数转换器、将FPGA芯片内数字电源的中间变量转换成模拟量输出的DAC数模转换器均与FPGA芯片的管脚相连；还包括通用电源故障保护信号输入通道模块和脉宽调制信号输出通道模块直接连至FPGA芯片的通用管脚，脉冲宽度调制信号输出通道模块通过输出一定占空比的脉冲宽度调制信号控制绝缘栅双极型晶体管的开通和关断，使电源输出给定的电流值。进一步，所述的FPGA芯片的型号为美国Altera公司的Cyclone II EP2C70。进一步，同步动态随机存储器按照地址静态划分为以下存储区域，包括数据更新标志、高精度数字调节器参数区、直流区、256个脉冲波形区、2个插值给定区、2个中间变量区、当前给定波形地址、下一给定波形地址、当前给定波形长度、下一给定波形长度、接收缓存区。进一步，所述的FPGA芯片上系统分为通信域和调节域；所述的通信域包括第一 Nios II cpu，以太网控制器、通用异步接收/发送装置核通过第一 Avalon总线连接至第一 Nios II cpu ；第一 Nios II cpu通过以太网控制器来控制 FPGA硬件平台上以太网芯片，通过通用异步接收/发送装置核来控制FPGA硬件平台上的通用异步接收/发送装置串行通信设备；所述的调节域包括第二Nios II cpu，第二定时器、第二看门狗定时器通过第二Avalon 总线连接至第二 Nios II cpu，其中第二 Nios II cpu通过第二 Avalon总线控制与之相连接的第二定时器；第二看门狗定时器，监控主程序的运行，防止程序发生死循环。进一步，所述的通信域还包括第一定时器、第一看门狗定时器、时钟锁相环、边界扫描通用异步收发传输器通过第一 Avalon总线连接至第一 Nios II cpu ；第一定时器作为在可编程片上系统上移植嵌入式操作系统的系统时钟；边界扫描通用异步收发传输器为同步系统的调试接口 ；时钟锁相环分频出的时钟通过第一 Avalon总线提供给第一 Mos II cpu以及其他组件；第一看门狗定时器，监控主程序的运行，防止程序发生死循环。进一步，所述的FPGA芯片上系统还包括有共享域，所述的共享域包括串行存贮器控制器、Flash控制器、同步动态随机存储器控制器、同步静态随机存取存储器控制器、 通用高精度数字调节器，其连接方式是串行存贮器控制器、Flash控制器、同步动态随机存储器控制器、同步静态随机存取存储器控制器、通用高精度数字调节器通过通信域的第一 Avalon总线和调节域的第二 Avalon总线分别连接至通信域的第一 Nios II cpu和调节域的第二 Nios II cpu;其中，所述的高精度数字调节器是由第二定时器152的中断服务子程序更新和给定及保存其计算时的中间变量的，所述的通信域和调节域由此共享的存储区进行消息通信和数据交换，完成调节系统的脉冲波形输出和切换。进一步，所述的通用高精度数字调节器和同步光纤组件模块是硬件语言描述性语言描述的离子治癌加速器数字电源IP核，按照Avalon总线接口规范嵌入到FPGA芯片上系统里，Nios II cpu通过Avalon数据总线对底层的寄存器进行读写控制。进一步，所述的同步光纤组件模块包括同步事例表存储区、事例译码单元，事例译码单元将送入同步光纤组件模块的电信号按照幅度和频率进行译码并将译码发送至当前事例存储区进行存储；还包括有事例匹配单元，事例匹配单元将当前事例存储区与同步事例表存储区进行匹配，当前事例存储区中的事例与同步事例表中的任一事例相同，则发出同步信号。本专利技术还提供一种应用于离子加速器治癌的数字电源的调节方法，包括如下步骤1)远程计算机从以太网芯片、通用异步接收/发送装置串行通信设备下传同步事例表至同步光纤组件模块；2)光纤接收器接收当前同步事例信号，由同步光纤组件模块将当前同步事例与同步事例表进行匹配，发出同步信号；3)若步骤(2)中当前同步事例为波形插值的事例，此时通信域会对原始波形进行插值，并写入共享域中同步动态随机存储器的插值给定区，同时更新下一给定波形地址、当下一给定波形长度；在此过程中，调节域仍可控制通用高精度数字调节器，按一定的时间间隔从同步动态随机存储器的当前波形区中取数，计算脉宽调制信号输出的占空比和相位，后由脉宽调制信号输出通道模块输出送至数字电源，数字电源由此组脉宽调制信信号输出相应的电流波形；若步骤(2)中的同步事例为触发波形事例，通信域会对共享域中同步动态随机存储器的标志位进行修改，通知调节域有新事件，调节域先将共享域中同步动态随机存储器的下一给定波形地址赋值给当前给定波形地址，当下一给定波形长度赋值给当前给定波形长度，后控制通用高精度数字调节器，按一定的时间间隔从同步动态随机存储器的当前波形区中取数，计算脉宽调制信号输出的占空比和相位，后由脉宽调制信号输出通道模块输出送至数字电源，数字电源由此组脉宽调制信号输出相应的电流波形。4)重复以上过程则可实现脉冲波形的连续输出；进一步，所述的步骤(3)中插值波形事例，要求插值的波形与前次输出不同，则实现变脉冲波形输出。本专利技术的有益效果该技术方案适用于离子治癌加速器数字电源的脉冲和直流方式，可实现数字电源的单次触发脉冲、连续触本文档来自技高网...
【技术保护点】
１．一种离子治癌加速器数字电源调节系统，包括ＦＰＧＡ芯片，其特征在于，还包括作为非易失存储器件存放基于可编程片上系统编写的上层软件程序Ｆｌａｓｈ模块、作为上层软件程序运行时的内存单元同步动态随机存储器、同步静态随机存取存储器、系统的调试接ＪＴＡＧ接口、用以实现ＦＰＧＡ芯片与远程计算机的网络通信的以太网芯片、用以接收光纤信号的光纤接收器、用以实现ＦＰＧＡ芯片的串行通信的通用异步接收／发送装置串行通信设备和串行存贮器、将数字电源的输出电流或电压转换成数字量送入ＦＰＧＡ芯片的ＡＤＣ模数转换器、将ＦＰＧＡ芯片内数字电源的中间变量转换成模拟量输出的ＤＡＣ数模转换器均与ＦＰＧＡ芯片的管脚相连；还包括通用电源故障保护信号输入通道模块和脉宽调制信号输出通道模块直接连至ＦＰＧＡ芯片的通用管脚，脉冲宽度调制信号输出通道模块通过输出一定占空比的脉冲宽度调制信号控制绝缘栅双极型晶体管的开通和关断，使电源输出给定的电流值。
【技术特征摘要】
【专利技术属性】
技术研发人员：王荣坤，陈又新，闫怀海，黄玉珍，高大庆，周忠祖，赵江，吴凤军，燕宏斌，张华剑，冯秀明，
申请(专利权)人：中国科学院近代物理研究所，
类型：发明
国别省市：62
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。