应用于离子加速器治癌的数字电源同步系统技术方案

本实用新型专利技术涉及一种应用于离子治癌加速器等种拓扑类型的高精度数字电源脉冲运行同步系统。一种应用于离子加速器治癌的数字电源同步系统，包括FPGA芯片，用于连接以太网的RJ45接口，将光信号转化为数字信号的光纤接收器，所述的FPGA芯片依次通过用以实现FPGA芯片与远程计算机的网络通信的以太网芯片、网络变压器与所述的RJ45接口相连接，所述的FPGA芯片还依次通过数字隔离电路、单稳态多谐振荡器与光纤接收器相连接；FPGA芯片还与脉冲宽度调制信号输出通道模块相连接。本实用新型专利技术能实现离子治癌加速器二极铁、四极铁、六极铁等多种拓扑类型数字电源的脉冲波形触发和波形切换，以及离子治癌加速器数字电源系统中多台电源的同步启动。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及一种应用于离子治癌加速器等种拓扑类型的高精度数字电源脉冲运行同步系统。
技术介绍
离子治癌加速器依靠二极铁、四极铁等磁铁透镜实现对束流的控制，磁铁对电源的运行方式分为脉冲和直流两种。磁铁电源的脉冲运行要求电源能按照给定波形输出，并能在任意波形间切换；对于同一系统内的电源，要求不同电源间的脉冲启动时间在极小的误差范围内。一般的磁铁电源的控制系统无法满足磁铁电源脉冲运行的要求。
技术实现思路
本技术针对现有技术存在的问题，提供了一种以FPGA ( Field 一 Programmable Gate Array，即现场可编程门阵列)为硬件平台的、以Quartus II禾Π Nios II为软件平台的搭建了以光纤及其连接器为信号载体的、以同步光纤组件模块为核心功能部件的、可以实现离子加速器治癌数字电源同步运行的可编程片上系统。本系统以离子治癌加速器数字电源为受控对象，由此实现离子治癌加速器数字电源在脉冲运行模式下的同步触发可靠的一种应用于离子加速器治癌的数字电源同步系统。为了实现上述目的，本技术专利采用以下技术方案一种应用于离子加速器治癌的数字电源同步系统，包括FPGA芯片，用于连接以太网的RJ45接口，将光信号转化为数字信号的光纤接收器，所述的FPGA芯片依次通过用以实现FPGA芯片与远程计算机的网络通信的以太网芯片、网络变压器与所述的RJ45接口相连接，所述的FPGA芯片还依次通过数字隔离电路、单稳态多谐振荡器与光纤接收器相连接；FPGA芯片还与脉冲宽度调制信号输出通道模块相连接。进一步，PGA芯片还分别与同步静态随机存取存储器(SSRAM)、同步动态随机存储器(SDRAM)、JTAG协议模块、串行存贮器(EPCS)、FLASH模块相连接。进一步，所述的以太网芯片的地址线、数据线和读写控制引脚与FPGA芯片的一组 IO管脚相连，其物理层引脚连接至所述的网络变压器。进一步，所述的FPGA芯片的型号为美国Altera公司的Cyclone II EP2C70。进一步，所述的FPGA芯片上设置有同步光纤组件模块、通用高精度数字调节器、 以太网控制器，均通过Avalon总线与Nios II CPU相连接。进一步，所述的FPGA芯片上还包括有同步静态随机存取存储器(SSRAM)控制器、 同步动态随机存储器(SDRAM)控制器、Flash控制器、定时器、边界扫描通用异步收发传输器(JTAG UART)、锁相环(PLL)、串行存贮器(EPCS)控制器通过Avalon总线与Nios II CPU 相连接。进一步，所述的同步光纤组件模块包括同步事例表存储区、事例译码单元，事例译码单元将送入同步光纤组件模块的电信号按照幅度和频率进行译码并将译码发送至当前事例存储区进行存储；还包括有事例匹配单元，事例匹配单元将当前事例存储区与同步事例表存储区进行匹配，当前事例存储区中的事例与同步事例表中的任一事例相同，则由中断输出单元延时同步事例表中该事例对应的延时时间后向Mos II CPU输出一个中断信号。本技术的有益效果能实现离子治癌加速器二极铁、四极铁、六极铁等多种拓扑类型数字电源的脉冲波形触发和波形切换，以及离子治癌加速器数字电源系统中多台电源的同步启动。附图说明图1为本技术硬件电路框图；图2为本技术同步系统框图；图3为技术同步光纤组件模块结构框图；图4为本技术以太网通信流程图；图5为简化的H桥直流/脉冲开关电源拓扑结构。具体实施方式以下结合附图对本技术的原理和特征进行描述，所举实例只用于解释本技术，并非用于限定本技术的范围。实施例1 见图1、图2、图3所示，一种应用于离子加速器治癌的数字电源同步系统，包括FPGA芯片1，用于连接以太网的RJ45接口 2，将光信号转化为数字信号的光纤接收器3，所述的FPGA芯片1依次通过用以实现FPGA芯片1与远程计算机的网络通信的以太网芯片4、网络变压器5与所述的RJ45接口 2相连接，所述的FPGA芯片1还依次通过数字隔离电路6、单稳态多谐振荡器7与光纤接收器3相连接。FPGA芯片1还分别与同步静态随机存取存储器(SSRAM) 8、同步动态随机存储器(SDRAM) 9、JTAG协议模块10、串行存贮器 (EPCS) 11、FLASH模块12相连接。所述的以太网芯片4的地址线、数据线和读写控制引脚与FPGA芯片1的一组IO管脚相连，其物理层引脚连接至所述的网络变压器。所述的FPGA 芯片的型号为美国Altera公司的Cyclone II EP2C70 ;FPGA芯片1还与脉冲宽度调制信号输出通道模块13相连接。所述的FPGA芯片1上设置有同步光纤组件模块11、通用高精度数字调节器12、以太网控制器13，均通过Avalon总线14与Nios II CPU 15相连接。所述的FPGA芯片1上还包括有同步静态随机存取存储器(SSRAM)控制器16、同步动态随机存储器(SDRAM)控制器17、Flash控制器18、定时器19、边界扫描通用异步收发传输器(JTAG UART) 20、锁相环 (PLL) 21、串行存贮器(EPCS) 22控制器通过Avalon总线14与Nios II CPU 15相连接。所述的同步光纤组件模块11模块包括同步事例表存储区111、事例译码单元112， 事例译码单元112将送入同步光纤组件模块11的电信号按照幅度和频率进行译码并将译码发送至当前事例存储区111进行存储；还包括有事例匹配单元113，事例匹配单元113将当前事例存储区114与同步事例表存储区111进行匹配，当前事例存储区114中的事例与同步事例表中的任一事例相同，则由中断输出单元115延时同步事例表中该事例对应的延时时间后向Nios II CPU输出一个中断信号。所述装置实现的一种应用于离子加速器治癌的数字电源的同步方法，整体工作流程是(1)通用高精度数字调节器控制脉冲宽度调制脉冲宽度调制PWM信号输出通道保持脉冲宽度调制PWM信号占空比和相位不变，数字电源即保持最后一次给定的电流值；(2)远程计算机由以太网(数据传输的一种方式，以此为例)下传同步事例表至 FPGA芯片上的可编程片上系统，系统中Nios II CPU将同步事例表存至同步光纤组件模块的同步事例表存储区；(3)当前同步事例信号由光纤接收器接收，同步光纤组件模块的事例译码单元进行译码并送入当前事例存储区；(4)同步光纤组件模块匹配当前事例存储区与同步事例表存储区，如果匹配则同步光纤组件模块向Mos II CPU发出中断信号，此信号即为同步信号；(5)触发一次脉冲波形输出需要两次同步信号，Nios II CPU接收到第一次同步信号时，会对原来存储的波形进行插值，准备下一个要触发的给定波形，此同步事例为插值波形事例；Nios II CPU接收到第二次同步信号时，会由通用高精度数字调节器按一定的时间间隔从刚刚准备好的给定波形中取数，计算脉冲宽度调制PWM信号输出的占空比和相位，后由脉冲宽度调制PWM信号输出通道输出送至数字电源，数字电源由此组脉冲宽度调制PWM信号输出相应的电流波形。(6)重复以上过程则可实现脉冲波形的连续输出；(7)如果对于(5)中第一次收到同步信号时，要求插值的波形与前次输出不同本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：陈又新，王荣坤，赵江，闫怀海，黄玉珍，高大庆，周忠祖，吴凤军，燕宏斌，冯秀明，张华剑，
申请(专利权)人：中国科学院近代物理研究所，
类型：实用新型
国别省市：