将存储器访问的总线通信量大幅扩展，并且提高多个任务的存储器访问的自由度，提高对输入输出装置的处理的整体效率。一种半导体装置（１００），进行规定的功能处理的任务处理部（１０３、１０４）能够相互独立地自由访问存储器（１１０、１１１），具备：任务处理部（１０３、１０４），相互独立地从存储器（１１０、１１１）之中选择１个存储器，发出对所选择的存储器的存储器访问请求；能够相互独立地动作的存储器控制部（１０１、１０２），独立地对应于存储器（１１０、１１１）的每一个，协调来自任务处理部（１０３、１０４）的存储器访问请求，将发出了协调后的存储器访问请求的任务处理部与对应的存储器连接，以便能够进行数据的传输。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及半导体装置及半导体集成电路，特别涉及一边在多个存储器之间进行数据的传输、一边使多个处理并行动作的半导体装置及半导体集成电路。
技术介绍
近年来，使用超高速输出传感器和专用图像处理LSI (Large Scale Integration) 来标准搭载了超高像素的高速连拍功能、或超过每秒60帧的高速摄像功能和超低速再现功能的独特的数字照相机已商品化。为了实现这样的高速摄像等的高速动作的新的功能， 需要将图像处理及数据处理的存储器访问的总线通信量大幅扩展，并且提高多个任务的存储器访问的自由度。即，产生了实施提高对输入输出装置的处理的整体性的效率并实现高速应用的图像处理的需要。在将高速动作的新的功能用1个专用图像处理LSI实施的情况下，当通过存储器访问实施多个处理时，目前的主流是一边对1个存储器进行访问请求(也记作存储器访问请求)的协调、一边将多个处理(任务处理)以并行动作执行(进行多任务处理)的方法。 此外，作为扩展存储器访问的总线通信量的方法，通常较普遍的是提高存储器访问的时钟速度的途径及数据总线宽度的扩展等。此外，在实现图像处理的半导体集成电路中，在处理过程的细微化展开的同时，要求能够以高速、低电压、低耗电进行动作的基础技术的开发。进而，还预想到为了追加新的功能而输入输出部增加，在安装需要的半导体集成电路上的输入输出部的过程中，基于芯片的周边以外的布局的多针脚且小面积的半导体集成电路的实现、以及将多芯片安装到1 个封装中的技术也变得重要。在以往的一般的图像记录再现装置中，为了将摄像的图像进行记录、此外将记录的图像进行再现，对A/D变换后的图像数据，作为经由存储器控制部的基本的多个任务处理而进行前处理、图像信号处理、显示处理、以及向介质的记录处理。这些任务处理通过按照来自CPU (Central Processing Unit)的命令、经由存储器控制部进行对将处理中途的图像临时存储的图像存储器的访问处理来执行。此时，上述的多个任务处理以看起来是同时执行的所谓多任务进行控制。在这样以多任务进行控制时，在不同的任务同时要访问共用的输入输出装置(例如存储器控制部)的情况下，最早访问存储器控制部的任务执行存储器访问处理，并独占到该处理结束。之后要访问输入输出装置的任务在先访问的任务的存储器访问处理结束、 存储器访问的通信成为空闲状态后进行存储器访问处理。在如上所述的向输入输出装置的访问方法中，即使紧急性较高的任务请求了向输入输出装置的访问，在有先访问着的任务的情况下也必须等待直到该任务向输入输出装置的访问结束。因此，存在使紧急性较高的任务(例如用户想要优先进行的处理等)被等待的问题。对于上述问题，在专利文献1中，记载了在优先等级低的任务之中放入休眠、休眠中的任务在轮到处理的顺序时不进行处理而跳过、或者缩短访问共用设备的1次的时间等的技术。由此，紧急性高的任务能够优先地进行对共用设备的处理。此外，在专利文献2中，记载有对优先顺序高的任务分配数据量较多的处理单位、 对优先顺序低的任务分配数据量较小的处理单位、按每个处理单位切换任务来执行的技术。图7是表示专利文献2中记载的图像处理装置400的结构的模块图。在该图所示的图像处理装置400中，存储器401将从A/D变换器403输出的图像数据为了写入到记录媒体404中而暂时存储。此外，存储器401将从记录媒体404读出的图像数据为了显示在图像显示部405上而暂时存储。在图7的图像处理装置400中，作为多个任务处理，例如执行从存储器401向记录媒体404写入图像数据的处理(写入处理)、和从记录媒体404向存储器401读出图像数据的处理(读出处理)。存储器控制部402判断哪个处理的优先级高，根据优先级将处理单位分配给各处理，按每个处理单位执行各处理。由此，能够优先进行优先级高的处理，并且提高处理的整体效率。此外，在非专利文献1中，记载有将高速动作的新的功能不是由1个专用图像处理 LSI实施、而是将多个任务分配给两个以上的图像处理LSI来实现的技术。在该技术中，为了实现高速应用，安装专用的大容量DRAM (Dynamic Random Access Memory)，并且在图像处理的前处理和后处理中使用两个专用图像处理LSI进行处理的作用分担。如上所述，在专利文献1及专利文献2所记载的技术中，按照优先级等来控制存储器访问请求的协调，从而能够提高存储器控制部的处理的整体的效率。此外，在非专利文献1所记载的技术中，通过使用两个以上的专用图像处理LSI执行图像处理，能够使处理分散，并且能够提高处理的效率。先行技术文献 专利文献 专利文献1 日本特开平10-283204号公报 专利文献2 日本特开2006-87069号公报 非专利文献 非专利文献1 =NIKKEI ELECTRONICS 2008. 4. 21 p. 12 ρ· 13 专利技术的概要 专利技术要解决的问题 但是，在上述以往技术中，存在以下这样的问题。首先，在专利文献1及专利文献2所记载的技术中，存在将更大的数据高速处理的情况下、存储器访问的总线通信量的绝对容量不足的问题。具体而言，在专利文献1中，作为将有限的存储器总线通信量高效率地使用的方法，记载了基于优先等级决定1次的访问时间和休眠时间的技术，但根据这样的控制，在优先等级高的任务没有请求向共用设备的访问、而仅优先等级低的任务请求了向共用设备的访问的情况下，会发生全部的任务成为休眠的时间的情况。在这样的情况下，哪个任务都不对共用设备进行访问，处理效率变差。此外，即使某个时点多个任务间的访问时间和休眠时间实现了较高的处理效率，但在多个任务中的例如某1个结束的情况下，还持续相同的访问时间和休眠时间。因此，特别是在优先等级高的任务结束的情况下，会发生继续进行处理的优先等级低的任务全成为休眠的时间的情况，处理效率变差。进而，在多个任务访问共用设备时再追加了优先等级低的任务的情况下，结果上不发生优先等级低的任务全成为休眠的时间，多个任务只是按所设定的访问时间依次被处理，在优先等级高的任务的处理中花费时间。此外，在专利文献2中，记载了根据优先级、按每个任务分配大小不同的处理单位、将各任务一边切换一边并行处理的技术，能够解决专利文献1的问题中的一些。但是， 与专利文献1同样，专利文献2所记载的技术是提高存储器控制部的处理效率的技术，而不是解决存储器访问的总线通信量的绝对容量的不足的技术。这样，即使使用专利文献1或专利文献2所记载的技术来提高了存储器控制部的处理的效率，总线通信量的绝对容量的不足也得不到解决。因此，在必须高速处理通过超高像素的高速连拍得到的图像数据等的大容量的数据的情况下，不能以要求的处理速度进行处理。的确，专利文献1和专利文献2所示的总线通信量的高效率的使用技术在传感器的像素是任意的像素数以下的情况下是有用的。但是，今后必须应对要实现使用超高像素传感器的高速摄像等的高速动作的新的功能的要求。在实现该要求时，如专利文献1及专利文献2所记载那样仅提高存储器控制部的处理效率是不够的，图像处理及数据处理的存储器访问的总线通信量的绝对容量会不足。此外，在非专利文献1中，记载了安装专用的大容量DRAM、并且将多个任务分配给两个以上的图像处本文档来自技高网...
【技术保护点】
１．一种半导体装置，进行规定的功能处理的多个任务处理部能够相互独立地自由访问多个存储器，该半导体装置具备：半导体基板；上述多个任务处理部，形成在上述半导体基板上，相互独立地从上述多个存储器之中选择１个以上的存储器，并发出对所选择的存储器的存储器访问请求；以及能够相互独立地动作的多个存储器控制部，形成在上述半导体基板上，独立对应于上述多个存储器中的各个存储器，协调来自上述多个任务处理部的存储器访问请求，将发出了协调后的存储器访问请求的任务处理部与对应的存储器连接，以便能够传输数据。
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：秦野敏信，
申请(专利权)人：松下电器产业株式会社，
类型：发明
国别省市：JP
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。