一种清洁一基材处理室的方法，包含在界定出一或多个处理区的处理室内处理一批次基材。可在一子例程中执行该批次基材的处理，其中该子例程具有多个子步骤，包含：在该处理室内处理来自该批次的一基材；从该处理室中移出该基材；通入臭氧至该处理室内；以及将该处理室暴露在紫外光下低于一分钟。可重复该等基材批处理子步骤直到处理完该批次内的最后一个基材为止。在处理该批次内的最后一个基材之后，该方法包含：从该处理室中移出该最后一个基材；通入臭氧至该处理室内；以及将该处理室暴露在紫外光下三至十五分钟。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术实施例大体而言是有关于一种清洁一基材处理室的方法。更明确地说，本 专利技术实施例是有关于在用来执行基材上的介电薄膜的硬化工艺的紫外光室内清洁表面的 方法。
技术介绍
具有低介电常数(低k)的材料，例如氧化硅(SiOx)、碳化硅(SiCx)、及掺杂碳的氧 化硅(SiOCx),非常广泛使用在半导体组件的制造中。使用低k材料做为导电内联机之间的 金属导线间及/或层间介电层可因为电容效应而减少讯号传递的延迟。介电层的介电常数 越低，介电质的电容就越低，并且集成电路(IC)的RC(阻容)延迟就越低。低介电常数介电材料一般定义为介电常数k低于二氧化硅者的材料-也就是k < 4，得到低k材料的典型方法包含以含碳或氟的多种官能基掺杂二氧化硅。氟化硅酸盐 玻璃(FSG)通常拥有3. 5-3. 9的k值，但碳掺杂方法可进一步将k值降低至约2. 5。目前 致力于发展低k介电材料，通常称为超低k(ULK)介电质，具有用于最先进技术所需的低于 2. 5的k值。一种在半导体基材上形成含硅薄膜的方法是通过在一腔室内的化学气相沉积 (CVD)工艺。常在含硅薄膜CVD期间使用有机硅供给材料。由于此种硅供给材料内存有碳， 该腔室壁及该基材上可形成含碳薄膜。此外，可通过在一低k介电基质中并入气隙，产生一多孔介电材料来取得超低 k(ULK)介电材料。制造多孔介电质的方法通常包含形成含有两种成分的“前驱薄膜”一成 孔剂(通常是一种有机材料，例如碳氢化合物)及一结构形成剂或介电材料(例如，一种含 硅材料)。一旦该前体薄膜形成在该基材上，即可除去该成孔剂成分，留下一结构未受影响 的多孔介电基质或网状氧化物(oxide network)。从前体薄膜除去成孔剂的技术包含，例如，一种热工艺，其中该基材被加热至足以 让该有机成孔剂分解及挥发的温度。从前体薄膜除去成孔剂的一已知热工艺包含紫外线硬 化工艺，以辅助CVD氧化硅薄膜之后处理。例如，美国专利第6，566，278号及第6，614，181 号，两者皆核准予应用材料公司并且在此将其全文并入本文中，描述使用紫外光来进行CVD 掺杂碳的氧化硅薄膜之后处理。但是，在用来除去成孔剂的紫外线硬化工艺之后，该紫外线处理室可能会涂覆上 完整的成孔剂、成孔剂的破裂碎片、及其它成孔剂残余物，包含涂覆让紫外线可以抵达该基 材的窗口。随着时间过去，该成孔剂残余物会因为降低基材可得的有效UV强度和累积在该 腔室的较冷部件上而降低后续紫外线成孔剂移除工艺的效力。此外，成孔剂残余物在该窗 口上的累积是不平均的，造成该基材上的薄膜不平均硬化。再者，过量残余物在该腔室内的 累积会是该基材上的微粒缺陷的来源，其不适于半导体处理。据此，必须从处理室除去热性 质不稳定的牺牲材料的有机碎片。因此，也需要在一制造环境中的UV成孔剂移除工艺后适切地清洁处理室的方法 及设备。所以，技艺中存有对于一种紫外线腔室的需要，其可增加产量、消耗最少能量且适 于在该腔室自身内进行表面的原位清洁工艺。
技术实现思路
本专利技术实施例大体而言提供一种清洁一基材处理室的方法。在一实施例中，该方 法包含在该处理室内处理一批次基材，其中处理该批次基材包含一连串步骤。首先，在该处 理室内处理来自该批次的一基材。接下来，从该处理室移出该基材，然后通入臭氧至该处理 室内，并将该处理室暴露在紫外光下低于一分钟。重复先前的处理该批次内的一基材、从该 处理室内移出该基材、通入臭氧至该处理室内、以及将该处理室暴露在紫外光下低于一分 钟等步骤直到处理完该批次内的最后一个基材为止。就实质上低逸气基材而言，该低于一 分钟的快速清洁可周期性执行，硬化每两个或每三个基材后。在处理该批次内的最后一个 基材之后，从该处理室移出该最后一个基材。接下来，再次通入臭氧至该处理室内，然后将 该处理室暴露在紫外光下三至十五分钟。在另一实施例中，本专利技术提供一种基材处理室，其界定出一或多个处理区，并包含 一控制器，其含有一计算机可读媒体。该计算机可读媒体含有多个指令，当执行该些时，其 使该基材处理室在该处理室内处理一批次基材。处理该批次基材包含一连串步骤。首先， 在该处理室内处理来自该批次的一基材。接下来，从该处理室移出该基材，然后通入臭氧至 该处理室内，并将该处理室暴露在紫外光下低于一分钟。重复先前的处理该批次内的一基 材、从该处理室内移出该基材、通入臭氧至该处理室内、以及将该处理室暴露在紫外光下低 于一分钟等步骤直到处理完该批次内的最后一个基材为止。在处理该批次内的最后一个基 材之后，从该处理室移出该最后一个基材。接下来，再次通入臭氧至该处理室内，然后将该 处理室暴露在紫外光下三至十五分钟。附图说明因此可以详细了解上述本专利技术的特征结构的方式，即对本专利技术更明确的描述，简 短地在前面概述过，可通过参考实施例来得到，其中某些在附图中示出。但是应注意的是， 附图仅示出本专利技术的一般实施例，因此不应视为是对其范围的限制，因为本专利技术可允许其 它等效实施例。图1是本专利技术实施例可在其中实施的一半导体处理系统的平面图。图2是该半导体处理系统的一串接处理室的视图，其是经配置以进行紫外线硬 化。图3是该串接处理室的部分剖面图，其拥有一盖组件，连同分别设置在两个处理 区上方的两个紫外线灯泡。图4是本专利技术的一实施例的工艺流程。图5是本专利技术的另一实施例的工艺流程。图6是本专利技术的另一实施例的工艺流程。图7是本专利技术的另一实施例的工艺流程。为了促进了解，在可能时使用相同的组件符号来表示该等图式共有的相同组件。预期到在一实施例中揭示的组件可有利地用于其它实施例而不需特别详述。 具体实施例方式本专利技术实施例包含利用紫外光及臭氧清洁一基材处理室的方法，以改善基材质量 并大幅降低处理室停机时间同时保持产量。可通过除去残余物累积有效清洁该处理室壁、 紫外线窗口、以及底座，特别是在该处理室的冰冷区域，其通常会随着时间过去发生较多的 残余物累积。虽然可用本专利技术来清洁任何处理室，但成孔剂的紫外线(UV)硬化形成的残余 物可利用本专利技术实施例完全清除。在用来进行紫外线硬化的处理室的一实施例中，一串接处理室提供两个分离且邻 接的处理区在一腔室主体内，以及一上盖，拥有一或多个灯泡隔离窗口，分别对齐在每一个 处理区上方。该等灯泡隔离窗口可以该串接处理室的每一侧有一个窗口的方式实施，以在 一个大的共同空间中将一或多个灯泡跟基材隔离开，或是让一个灯泡数组的每一个灯泡密 封在与一处理区直接接触的紫外线透明封罩内。每个处理区的一或多个紫外线灯炮可由与 该上盖连结的外罩覆盖，并发射紫外光，其被导经该等窗口至设置在每一个处理区内的每 一个基材上。该等紫外线灯泡可以是一发光二极管数组，或者是使用任何尖端紫外线照明源的 灯泡，包含但不限于，微波电弧、射频灯丝(电容耦合等离子)及感应耦合等离子(ICP)灯。 此外，可在硬化工艺期间脉冲紫外光。强化基材照明均勻性的各种概念包含使用灯数组， 其也可用来改变入射光的波长分布，基材和灯头的相对运动，包含旋转和周期性移动(扫 掠)，及灯反射体形状及/或位置的实时调整。硬化工艺期间形成的残余物可含碳，例如碳和硅两者，并且是利用基于臭氧的清 洁来除去。所需臭氧的产生可利用将臭氧运输至该硬化室的方式远程执行，原位产生，或是 同时执行这两种本文档来自技高网...
【技术保护点】
一种清洁一基材处理室的方法，该方法至少包含： 在界定出一或多个处理区的处理室内处理一批次基材，该处理更包含： 在该处理室内处理来自该批次的一基材； 从该处理室移出该基材； 开始一不连续清洁工艺，其至少包含： 通入臭氧至该处理室内；将该处理室暴露在紫外光下低于一分钟；以及 重复先前的处理步骤直到处理完该批次内的最后一个基材为止； 在处理该批次内的最后一个基材之后，从该处理室移出该最后一个基材；以及 开始一批次清洁工艺，其至少包含： 通入臭氧至该处理室内；以及 将该处理室暴露在紫外光下三至十五分钟。
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：S·I·依，
申请(专利权)人：应用材料股份有限公司，
类型：发明
国别省市：US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。